二、动态存储器 1.DRAM的存储元 单管动态存储元电路如图63所示 2.DRAM的外部特性 图64所示为2164A的引脚图,其引脚功能如下: A0~A7:地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制 被锁存到芯片内部的行地址锁存器和列地址锁存器中 DN和DOUT:芯片的数据输入、输出线。 RAS:行地址锁存信号 CAs:列地址锁存信号 WE:写允许信号。当它为低电平时,允许将数据写入。 反之,当WE=时,可以从芯片读出数据 诗接以 退出6.1.4 二、动态存储器 1. DRAM的存储元 单管动态存储元电路如图6.3所示。 2. DRAM的外部特性 图6.4所示为2164A的引脚图，其引脚功能如下： A0～A7：地址输入线。DRAM芯片在构造上的特点是 芯片上的地址引脚是复用的。两次送到芯片上去的地址分 别称为行地址和列地址。在相应的锁存信号控制下，它们 被锁存到芯片内部的行地址锁存器和列地址锁存器中。 DIN和DOUT：芯片的数据输入、输出线。 RAS：行地址锁存信号。 CAS：列地址锁存信号。 WE：写允许信号。当它为低电平时，允许将数据写入。 反之，当WE=l时，可以从芯片读出数据。 退 出