点击下载:电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑3-2
正在加载图片...
Logic level and noise margin Out put out CC DD OH noise margIn Abnormal Abnormal IL noise margin LoW OW When load become heaver the noise margin become narrowLogic level and noise margin When load become heaver , the noise margin become narrow !
<<向上翻页
向下翻页>>
点击下载:电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑3-2
©2008-现在 cucdc.com 高等教育资讯网 版权所有