周林杰等:集成光开关发展现状及关键技术 低串扰交又MEMS驱动 有优缺点,需要考虑实际应用场合来做选择[5661 绝热耦合器 以MMI为基础的广义马赫一曾德尔干涉仪 ( General mach-Zehnder interferon 结 构可以用于构建大规模光开关。N× N GMZI结构 总线波导 通常由两个N×N耦合器通过中间N条波导连接 (a) 构成。2×2MZI是最简单的GMZI结构。GMZI可 输入端 输入端 以用于实现1×N、N×N光开关。相比于2×2 绝热 MZI通过不同拓扑结构级联实现N×N光开关阵 耦合器 垂直间隙 直通端 列芯片,基于GMZI结构的光开关具有结构简单和 下载端 尺寸较小的优点。对于由两个N×NMMI级联构 直通状态 交又状态 成的 NXN GMZI光开关,一共只有N种不同的开 (c) 关状态。因此,单个N× N GMZI光开关都是阻塞 图3采用MEMS驱动的硅基大规模光开关[46 型光开关。通过几个N× N GMZI以一定的方式级 6.5dB,在以1550nm波长为中心的7.5nm带宽联就可以实现无阻塞开关。该结构的优点是结构简 范围串扰均<一20dB,并成功传输了43Gbit/s的单、开关单元数目少和不需要波导交叉结。一种对 正交相移键控( Quadrature Phase Shift Keying,称型4×4无阻塞光开关结构可以由1个4×4GM QPSK)信号。随后利用同样的拓扑结构和优化的Z1光开关在输入和输出端再各级联两个2×2MZI MZI单元结构又设计了32×32的光开关芯片,光开关单元构成。实现上述4×4无阻塞开关只 芯片大小为11mm×25mm,共有1024个开关单需要4个有源的开关单元。4×4无阻塞光开关中 元和961个交叉节点。为了保持工艺的均衡性,芯每条开关路径都通过两个4X4MMI耦合器和4个 片的制作采用先进的氟化氩(ArF)沉浸式光刻,同2×2MMI耦合器,因此插入损耗与路径无关。另 时芯片通过倒装焊的方式进行封装。器件的平均片外一种拓展结构是在4×4GMZI之后顺序级联1 上损耗为15.8dB,在以1545mm波长为中心的个3×3GMZ和1个2×2GMZI构成一个插损与 1.8nm带宽范围内串扰均<一20dB,平均功耗为路径有关的非对称结构。 2.93W,开关时间<30s。 虽然 Benes拓扑结构不是严格无阻塞,但Ben 中科院半导体研究所近年来也致力于大规模光cs是实现无阻塞交换所需开关单元最少的拓扑结 开关的研究,在2015年报道了基于MZI单元结构构。开关单元少意味着较小的片上插入损耗、较小 的8×8电光开关,开关单元集成了一对PIN结,的芯片尺寸以及较少的驱动电极。实现16×16无 开关时间为1ns。器件采用 Benes的拓扑结构,在阻塞光开关一共需要7级开关,每一级上都有8个 全直通状态下的消光比为13.3~19.0dB。在2×2开关单元,因此,一共需要56个2×2开关单 016年报道了同样基于MZ的16×16电光开元来实现16×16无阻塞开关阵列,图4所示为16 关5,并对MZI单元结构采用push-pull电压驱16MzI电光开关整体及单元结构示意图。2×2 动方式来降低驱动电压,借此来降低串扰使得开关MZI开关单元由两个2×2MMI耦合器和两个等 性能得到提高。器件采用180nm的CMOS工艺,长的波导臂构成。上臂集成了PIN二极管,用于实 尺寸为8.35mm×2.46mm,光开关的消光比为现开关状态的高速调节,同时两个臂上还分别集成 17.9dB。之后他们将电光开关芯片扩展到了32×TiN热电阻,用于补偿工艺误差导致的初始相位 32规模。为了方便找到开关状态并测试,分别在偏差。开关单元前后光路中都通过DC分出一小部 第5级和第6级增加了功率检测点。开关的串扰为分光(分光损耗为0.4dB),用于监控每一个开关单 24.8dB,片上插入损耗为12.9~元的状态。在全交又状态,片上平均插入损耗为 18.5dB。光开关在片上光网络路由方面也有较大进6.7dB,所有16个输出端口的串扰都<-30dB,在 展,利用微环和MZI结构实现了多种片上光路由芯30mm波长范围内,串扰也都<-20dB。在全直通 片[253。 状态下,由于自由载流子吸收引入了额外的损耗,平 我们课题组在硅基光开关单元和集成芯片方面均片上插入损耗相比于全交叉状态增加到了 也做了大量研究,采用了多种不同设计方案,它们各13.9 dB. Mzi开关动态路由响应测试表明光路切MEMS 驱动 绝热耦合器 总线波导 输入端 下载端 直通端 低串扰交叉 （a） （b） 输入端 垂直间隙 直通端 直通状态 输入端 绝热 耦合器 下载端 交叉状态 （c） （d） 图3 采用 MEMS驱动的硅基大规模光开关[46] 6.5dB,在以1550nm 波长为中心的7.5nm 带宽 范围串扰均<-20dB,并成功传输了43Gbit/s的 正交 相 移 键 控 (QuadraturePhaseShift Keying, QPSK)信号。随后利用同样的拓扑结构和优化的 MZI单元结构又设计了32×32的光开关芯片[48], 芯片大小为11mm×25mm,共有1024个开关单 元和961个交叉节点。为了保持工艺的均衡性,芯 片的制作采用先进的氟化氩(ArF)沉浸式光刻,同 时芯片通过倒装焊的方式进行封装。器件的平均片 上损耗为 15.8dB,在以 1545nm 波长为中心的 1.8nm带宽范围内串扰均< -20dB,平均功耗为 2.93 W,开关时间<30μs。 中科院半导体研究所近年来也致力于大规模光 开关的研究,在2015年报道了基于 MZI单元结构 的8×8电光开关[49],开关单元集成了一对 PIN 结, 开关时间为1ns。器件采用 Benes的拓扑结构,在 全直通 状 态 下 的 消 光 比 为 13.3 ~ 19.0dB。在 2016年报 道 了 同 样 基 于 MZI的 16×16 电 光 开 关[50],并对 MZI单元结构采用 push-pull的电压驱 动方式来降低驱动电压,借此来降低串扰使得开关 性能得到提高。器件采用180nm 的 CMOS工艺, 尺寸为8.35 mm×2.46 mm,光开关的消光比为 17.9dB。之后他们将电光开关芯片扩展到了32× 32规模[51]。为了方便找到开关状态并测试,分别在 第5级和第6级增加了功率检测点。开关的串扰为 -15.1 ~ -24.8dB,片 上 插 入 损 耗 为 12.9~ 18.5dB。光开关在片上光网络路由方面也有较大进 展,利用微环和 MZI结构实现了多种片上光路由芯 片[52-55]。 我们课题组在硅基光开关单元和集成芯片方面 也做了大量研究,采用了多种不同设计方案,它们各 有优缺点,需要考虑实际应用场合来做选择[56-65]。 以 MMI为基 础 的 广 义 马 赫 - 曾 德 尔 干 涉 仪 (GeneralMach-ZehnderInterferometer,GMZI)结 构可以用于构建大规模光开关。N ×N GMZI结构 通常由两个 N ×N 耦合器通过中间N 条波导连接 构成。2×2MZI是最简单的GMZI结构。GMZI可 以用于实现1×N、N ×N 光开关。 相比于2×2 MZI通过不同拓扑结构级联实现 N ×N 光开关阵 列芯片,基于 GMZI结构的光开关具有结构简单和 尺寸较小的优点。对于由两个 N ×N MMI级联构 成的N×N GMZI光开关,一共只有N 种不同的开 关状态。因此,单个 N ×N GMZI光开关都是阻塞 型光开关。通过几个N×NGMZI以一定的方式级 联就可以实现无阻塞开关。该结构的优点是结构简 单、开关单元数目少和不需要波导交叉结。一种对 称型4×4无阻塞光开关结构可以由1个4×4GM￾ZI光开关在输入和输出端再各级联两个2×2 MZI 光开关单元构成[64]。实现上述4×4无阻塞开关只 需要4个有源的开关单元。4×4无阻塞光开关中 每条开关路径都通过两个4×4MMI耦合器和4个 2×2MMI耦合器,因此插入损耗与路径无关。另 外一种拓展结构是在4×4GMZI之后顺序级联 1 个3×3GMZI和1个2×2GMZI构成一个插损与 路径有关的非对称结构[60]。 虽然 Benes拓扑结构不是严格无阻塞,但 Ben￾es是实现无阻塞交换所需开关单元最少的拓扑结 构。开关单元少意味着较小的片上插入损耗、较小 的芯片尺寸以及较少的驱动电极。实现16×16无 阻塞光开关一共需要7级开关,每一级上都有8个 2×2开关单元,因此,一共需要56个2×2 开关单 元来实现16×16无阻塞开关阵列,图4所示为16× 16MZI电光开关整体及单元结构示意图[59]。2×2 MZI开关单元由两个2×2 MMI耦合器和两个等 长的波导臂构成。上臂集成了 PIN 二极管,用于实 现开关状态的高速调节,同时两个臂上还分别集成 了 TiN 热电阻,用于补偿工艺误差导致的初始相位 偏差。开关单元前后光路中都通过 DC分出一小部 分光(分光损耗为0.4dB),用于监控每一个开关单 元的状 态。在 全 交 叉 状 态,片 上 平 均 插 入 损 耗 为 6.7dB,所有16个输出端口的串扰都<-30dB,在 30nm 波长范围内,串扰也都<-20dB。在全直通 状态下,由于自由载流子吸收引入了额外的损耗,平 均 片 上 插 入 损 耗 相 比 于 全 交 叉 状 态 增 加 到 了 13.9dB。MZI开关动态路由响应测试表明光路切 13 周林杰 等: 集成光开关发展现状及关键技术