PrimeTime简介 4 在数字集成电路设计的流程中，版图前、全局布线之后已经版图后，都可以使 用PrimeTime进行静态时序分析。 §2.2 PrimeTime进行时序分析的流程 使用PrimeTime对一个电路设计进行静态时序分析，一般要经过下面的步骤： 1)设置设计环境 在可以进行时序分析之前，首先要进行一些必要的设置和准备工作。具体来说 包括了： ◇设置查找路径和链接路径 令读入设计和库文件 ☆链接顶层设 ◇对必要的操作条件进行设置，这里包括了线上负载的模型、端口负载、驱 动、以及转换时间等 令设置基本的时序约束并进行检查 2)指定时序约束(？？timing assertions/constraints) 包括定义时钟周期、波形、不确定度(uncertainty)、潜伏性(latency),以及 指明输入输出端口的延时等。 3)设置时序例外(？？timing exceptions): 这里包括了： ◇设置多循环路径(multicycle paths) 令设置虚假路径(false paths) ◇定义最大最小延时、路径的分段(path segmentation)以及无效的arcs 4)进行时序分析： 在作好以上准备工作的基础上，可以对电路进行静态时序分析，生成constra -int reports path timing reports. 以上仅仅是PrimeTime进行静态时序分析的简单流程，在本文以下的部份中将 会有更详细的叙述。PrimeTime 简介 4 在数字集成电路设计的流程中，版图前、全局布线之后已经版图后，都可以使 用 PrimeTime 进行静态时序分析。 §2.2 PrimeTime 进行时序分析的流程 使用 PrimeTime 对一个电路设计进行静态时序分析，一般要经过下面的步骤： 1）设置设计环境 在可以进行时序分析之前，首先要进行一些必要的设置和准备工作。具体来说 包括了： ² 设置查找路径和链接路径 ² 读入设计和库文件 ² 链接顶层设计 ² 对必要的操作条件进行设置，这里包括了线上负载的模型、端口负载、驱 动、以及转换时间等 ² 设置基本的时序约束并进行检查 2）指定时序约束 (？？timing assertions/constraints) 包括定义时钟周期、波形、不确定度(uncertainty)、潜伏性(latency)，以及 指明输入输出端口的延时等。 3）设置时序例外(？？timing exceptions)： 这里包括了： ² 设置多循环路径（multicycle paths） ² 设置虚假路径（false paths） ² 定义最大最小延时、路径的分段(path segmentation)以及无效的 arcs 4）进行时序分析： 在作好以上准备工作的基础上，可以对电路进行静态时序分析，生成 constra -int reports 和 path timing reports。 以上仅仅是 PrimeTime 进行静态时序分析的简单流程，在本文以下的部份中将 会有更详细的叙述