数据总线缓冲器 数据总线缓冲器通过8条数据线DD接 收CPU向控制寄存器写入的控制字和向计数 器写入的计数初值。 ☆读/写控制逻辑 从系统总线接收输入信号,经过译码产生 对8253各部分的控制。 计数通道 8253有3个相互独立的同样的计数电路 计数器的结构如图所示从系统总线接收输入信号，经过译码产生 对8253各部分的控制。 * 计数通道 8253有3个相互独立的同样的计数电路。 计数器的结构如图所示。 * 数据总线缓冲器 数据总线缓冲器通过8条数据线D7~D0接 收CPU向控制寄存器写入的控制字和向计数 器写入的计数初值。 * 读/写控制逻辑