5.1.380C51中断的控制 、中断允许控制 cPU对中断系统所有中断以及某个中断源的开放和屏蔽是 由中断允许寄存器控制的。 位 7 4 字节地址:A8HEA I ES ETO EXO. IE EX0(E.0),外部中断0允许位; ET0(E1),定时计数器T0中断允许位; EX1(E2),外部中断0允许位 ET1(E3),定时计数器T中断允许位; Es(E4),串行口中断允许位; EA(E7),CPU中断允许(总允许)位。9 一、中断允许控制 CPU对中断系统所有中断以及某个中断源的开放和屏蔽是 由中断允许寄存器IE控制的。 5.1.3 80C51中断的控制 ◼EX0(IE.0)，外部中断0允许位； ◼ET0(IE.1)，定时/计数器T0中断允许位； ◼EX1(IE.2)，外部中断0允许位； ◼ET1(IE.3)，定时/计数器T1中断允许位； ◼ES（IE.4)，串行口中断允许位； ◼EA (IE.7)， CPU中断允许（总允许）位