第七章中规模通用集成电路及其应用 例用4位二进制并行加法器设计一个4位二进制并行加 法/减法器。 解分析:根据问题要求,设减法采用补码运算,并令 A=anaga2al 为被加数(或被减数); B=bb3b2b1-为加数(或减数); S=S4S3S2S1 为和数(或差数); 为功能选择变量.当M=0时,执行A+B 当M=1时,执行A-B 由运算法则可归纳出电路功能为: 当M=0时,执行aa3a2a1+b3b2b1+0(A+B) 当M=1时,执行aa2a2a1+b;bb2b+1(AB)例 用4位二进制并行加法器设计一个4位二进制并行加 法/减法器。 解 分析：根据问题要求，设减法采用补码运算，并令 A = a4 a3 a2 a1 ----- 为被加数(或被减数)； B = b4 b3 b2 b1 ----- 为加数(或减数)； S = s4 s3 s2 s1 ----- 为和数(或差数)； M----------为功能选择变量.当M=0时，执行A+B； 当M=1时，执行A-B。 第七章 中规模通用集成电路及其应用 由运算法则可归纳出电路功能为： 当M=0时，执行 a4 a3 a2 a1+b4 b3 b2 b1+ 0 (A+B) 当M=1时，执行 a4 a3 a2 a1+ + 1 (A-B)