第1章ISE系统简介 本章在介绍FPGA/CPLD基本理论的基础上，引入FPGA/CPLD的完整设计流程，重点 介绍Xilinx的ISE集成开发环境的特点与ISE所集成的工具包的基本功能。 本章主要内容如下： ·FPGAACPLD简个 ISE系列 ·ISE6x支持的器件： 。1SE的4个软件系列： ·ISE的系统配置与安装： ·SE中集成的工具及其基本功能： 常用专有名词解释 1.1FPGA/CPLD简介 在数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术与工艺的发 展，数字集成电路从电子 、品体管、中小规模集成电路、超大规模集成电路(VLS1℃)逐 步发展到今天的专用集成电路(ASIC)。ASIC的出现降低了产品的生产成本，提高了系统 的可靠性，减少了产品的物理尺寸，推动了社会的数字化进程。但是ASIC因其设计周期 长，改版投资大，灵活性差等缺陷制约若它的应用范围。硬件工程师希望有一种更灵活的设 计方法，根据需要，在实验室就能设计、更改大规模数字逻辑，研制自己的ASIC并马上投 入使用。这就是可编程逻辑器件提 出的基本思想 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。从早期的只能存储少 数据，完成简单逻辑功能的可编程只读存储器(PROM)、紫外线可擦除只读存储器 (EPROM)和电可擦除只读存储器(EEPROM),发展到能完成中大规模的数字逻辑功能的 可编程阵列逻辑(PAL)和通用阵列逻辑(GAL),今天己经发展成为可以完成超大规模的 复杂组合逻辑与时序逻辑的现场可编程逻辑器件(FPGA)和复杂可编程逻辑器件 (CPLD)。随着工艺技术的发展与市场需求 超大规模、高速、低功耗的新型 FPGA/CPLD 不断推陈出新。新一代的FPGA甚至集成了中央处理器(CPU)或数字处理器(DSP)内 核，在一片FPGA上进行软硬件协同设计，为实现片上可编程系统(SOPC:System On Programmable Chip)提供了强大的硬件支持。第1章 ISE 系统简介 本章在介绍 FPGA/CPLD 基本理论的基础上，引入 FPGA/CPLD 的完整设计流程，重点 介绍 Xilinx 的 ISE 集成开发环境的特点与 ISE 所集成的工具包的基本功能。 本章主要内容如下： • FPGA/CPLD 简介； • FPGA/CPLD 的设计流程； • ISE 系列产品的新特点； • ISE 6.x 支持的器件； • ISE 的 4 个软件系列； • ISE 的系统配置与安装； • ISE 中集成的工具及其基本功能； • 常用专有名词解释。 1.1 FPGA/CPLD 简介 在数字化、信息化的时代，数字集成电路应用得非常广泛。随着微电子技术与工艺的发 展，数字集成电路从电子管、晶体管、中小规模集成电路、超大规模集成电路（VLSIC）逐 步发展到今天的专用集成电路（ASIC）。ASIC 的出现降低了产品的生产成本，提高了系统 的可靠性，减少了产品的物理尺寸，推动了社会的数字化进程。但是 ASIC 因其设计周期 长，改版投资大，灵活性差等缺陷制约着它的应用范围。硬件工程师希望有一种更灵活的设 计方法，根据需要，在实验室就能设计、更改大规模数字逻辑，研制自己的 ASIC 并马上投 入使用。这就是可编程逻辑器件提出的基本思想。 可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步。从早期的只能存储少量 数据，完成简单逻辑功能的可编程只读存储器（PROM）、紫外线可擦除只读存储器 （EPROM）和电可擦除只读存储器（EEPROM），发展到能完成中大规模的数字逻辑功能的 可编程阵列逻辑（PAL）和通用阵列逻辑（GAL），今天已经发展成为可以完成超大规模的 复 杂 组 合 逻 辑 与 时 序 逻 辑 的 现 场 可 编 程 逻 辑 器 件 （FPGA） 和 复 杂 可 编 程 逻 辑 器 件 （CPLD）。随着工艺技术的发展与市场需求，超大规模、高速、低功耗的新型 FPGA/CPLD 不断推陈出新。新一代的 FPGA 甚至集成了中央处理器（CPU）或数字处理器（DSP）内 核，在一片 FPGA 上进行软硬件协同设计，为实现片上可编程系统（SOPC：System On Programmable Chip）提供了强大的硬件支持