第一章概述 第一章概述 1.1研究动机 数字视频广播(Digital Video Broadcasting)对射频接收机信噪比有着较高的 要求。作为射频接收机中重要的一个模块，频率综合器为射频接收机提供本振， 因而频率综合器要具有低相位噪声的特点。除此之外，频率综合器中滤波器通常 占用芯片较大的面积，能够片上集成滤波器也是全集成接收机的关键技术之一。 频率综合器按结构可以分为整数分频和分数分频。在整数分频频率综合器 中，输出频率只能为参考时钟的整数倍。参考时钟的选取受到输出分辨率的限制， 如果分辨率较小，则参考时钟频率也会比较小。从环路稳定性的角度来考虑，一 般环路带宽小于参考时钟的十分之一。较小的环路带宽一方面不能抑制带外压控 振荡器的相位噪声，另一方面环路的建立时间也会受到影响。分数分频的频率综 合器很好的解决了上述问题。 在分数分频结构中[1)]，△Σ(Delta Sigma Modulator.,简称DSM)调制器输出 的量化序列动态的调整着环路的分频比，因而可以实现分数分频。这样，输出频 率精度就为分频比的小数部分和参考时钟频率的乘积。小数部分越小，频率综合 器输出频率精度就越高。这样，频率综合器输出精度不再受限于参考时钟的大小。 换句话说，当参考时钟很大时，依然可以得到很小的输出分辨率。此时，在较大 的参考时钟下，就可以选取较大的环路带宽来加快锁相环环路的小信号建立速 度，同时更好的抑制来自于压控振荡器的相位噪声。 分数分频同样存在着一些问题。调制器输出的随机序列不可避免的引入了量 化噪声2]。这种噪声经过调制器噪声整形后，低频的噪声被量化到高频。如果频 率综合器环路对高频噪声抑制不够充分，则此部分量化噪声将会恶化频率综合器 高频相位噪声。为了充分抑制这一部分噪声，需要采用噪声消除技术或高阶的环 路滤波器3]。因此通过环路参数设计来优化频率综合器性能具有重要意义。另一 方面，量化噪声通过环路非线性（鉴频鉴相器和电荷泵）折叠到带内，严重恶化频 率综合器带内相位噪声性能。因此设计高线性度的电荷泵也是分数分频模式下获 得良好带内相位噪声的关键[4]。 其次，和单端调谐相比，全差分调谐的频率综合器具有更好的电源抑制比[5]， 1第一章    概述 1 第一章 概述 1.1 研究动机 数字视频广播(Digital Video Broadcasting)对射频接收机信噪比有着较高的 要求。作为射频接收机中重要的一个模块，频率综合器为射频接收机提供本振， 因而频率综合器要具有低相位噪声的特点。除此之外，频率综合器中滤波器通常 占用芯片较大的面积，能够片上集成滤波器也是全集成接收机的关键技术之一。 频率综合器按结构可以分为整数分频和分数分频。在整数分频频率综合器 中，输出频率只能为参考时钟的整数倍。参考时钟的选取受到输出分辨率的限制， 如果分辨率较小，则参考时钟频率也会比较小。从环路稳定性的角度来考虑，一 般环路带宽小于参考时钟的十分之一。较小的环路带宽一方面不能抑制带外压控 振荡器的相位噪声，另一方面环路的建立时间也会受到影响。分数分频的频率综 合器很好的解决了上述问题。 在分数分频结构中[1]，∆Σ(Delta Sigma Modulator，简称 DSM)调制器输出 的量化序列动态的调整着环路的分频比，因而可以实现分数分频。这样，输出频 率精度就为分频比的小数部分和参考时钟频率的乘积。小数部分越小，频率综合 器输出频率精度就越高。这样，频率综合器输出精度不再受限于参考时钟的大小。 换句话说，当参考时钟很大时，依然可以得到很小的输出分辨率。此时，在较大 的参考时钟下，就可以选取较大的环路带宽来加快锁相环环路的小信号建立速 度，同时更好的抑制来自于压控振荡器的相位噪声。 分数分频同样存在着一些问题。调制器输出的随机序列不可避免的引入了量 化噪声[2]。这种噪声经过调制器噪声整形后，低频的噪声被量化到高频。如果频 率综合器环路对高频噪声抑制不够充分，则此部分量化噪声将会恶化频率综合器 高频相位噪声。为了充分抑制这一部分噪声，需要采用噪声消除技术或高阶的环 路滤波器[3]。因此通过环路参数设计来优化频率综合器性能具有重要意义。另一 方面，量化噪声通过环路非线性(鉴频鉴相器和电荷泵)折叠到带内，严重恶化频 率综合器带内相位噪声性能。因此设计高线性度的电荷泵也是分数分频模式下获 得良好带内相位噪声的关键[4]。 其次，和单端调谐相比，全差分调谐的频率综合器具有更好的电源抑制比[5]