CPU 接口 数据线 译码 地址线 或 设 MIO 门 WR 输出CPU 译码 数据线 M/IO WR 或 门 地址线 接口 外 设 输 出