1.3.10逻辑复制42 1.3.11香农扩展运算44 1.3.12信号敏感表46 1.3.13状态机设计的一般原则47 1.3.14 Altera Megafunction资源的使用49 1.3.15三态信号的设计49 13.16加法树的设计50 14小结52 1.5问题与思考52 第2章 Altera器件高级特性与应用53 2.1时钟管理53 2.1.1时序问题53 2.1.2锁相环应用60 22片内存储器69 221RAM的普通用法69 222RAM用做移位寄存器73 223RAM实现固定系数乘法74 23数字信号处理75 2.3.1DSP块资源75 232工具支持79 23.3典型应用79 24片外高速存储器80 241存储器简介80 242 ZBT SRAM接口设计83 243 DDR SDRAM接口设计85 244 QDR SRAM接口设计99 24.5DDR2、QDRⅡ和 RLDRAMI1100 246软件支持和应用实例10 2.5高速差分接口和DPA102 2.51高速差分接口的需求102 252器件的专用资源102 2.5.3动态相位调整电路(DPA)109 2.54软件支持和应用实例112 26高速串行收发器115 2.7小结117 2.8问题与思考117 第3章 LogicLock设计方法119 3.1 LogiclLock设计方法简介119 3.1.1 LogicLock设计方法的目标120 312 LogicLock设计流程122 31.3 LogicLock设计方法支持的器件族122 3.2 Logiclock区域121.3.10 逻辑复制 42 1.3.11 香农扩展运算 44 1.3.12 信号敏感表 46 1.3.13 状态机设计的一般原则 47 1.3.14 Altera Megafunction 资源的使用 49 1.3.15 三态信号的设计 49 1.3.16 加法树的设计 50 1.4 小结 52 1.5 问题与思考 52 第 2 章 Altera 器件高级特性与应用 53 2.1 时钟管理 53 2.1.1 时序问题 53 2.1.2 锁相环应用 60 2.2 片内存储器 69 2.2.1 RAM 的普通用法 69 2.2.2 RAM 用做移位寄存器 73 2.2.3 RAM 实现固定系数乘法 74 2.3 数字信号处理 75 2.3.1 DSP 块资源 75 2.3.2 工具支持 79 2.3.3 典型应用 79 2.4 片外高速存储器 80 2.4.1 存储器简介 80 2.4.2 ZBT SRAM 接口设计 83 2.4.3 DDR SDRAM 接口设计 85 2.4.4 QDR SRAM 接口设计 99 2.4.5 DDR2、QDR II 和 RLDRAM II 100 2.4.6 软件支持和应用实例 100 2.5 高速差分接口和 DPA 102 2.5.1 高速差分接口的需求 102 2.5.2 器件的专用资源 102 2.5.3 动态相位调整电路(DPA) 109 2.5.4 软件支持和应用实例 112 2.6 高速串行收发器 115 2.7 小结 117 2.8 问题与思考 117 第 3 章 LogicLock 设计方法 119 3.1 LogicLock 设计方法简介 119 3.1.1 LogicLock 设计方法的目标 120 3.1.2 LogicLock 设计流程 122 3.1.3 LogicLock 设计方法支持的器件族 122 3.2 LogicLock 区域 122