Verilog中net和 register声明语法 net声明 <net type> [range] [delay <net name>[, net name]i net type:net类型 range 矢量范围,以[MsB:工sB]格式 delay 定义与net相关的延时 net name:net名称,一次可定义多个net,用逗号分开。 寄存器声明 <reg type> [range] <reg name>[, reg name]i reg type:寄存器类型 range: 矢量范围,以[MsB:LSB]格式。只对xeg类型有效 reg name:寄存器名称,一次可定义多个寄存器,用逗号分开Verilog中net和register声明语法 • net声明 <net_type> [range] [delay] <net_name>[, net_name]; net_type： net类型 range: 矢量范围，以[MSB：LSB]格式 delay： 定义与net相关的延时 net_name: net名称，一次可定义多个net, 用逗号分开。 • 寄存器声明 <reg_type> [range] <reg_name>[, reg_name]; reg_type：寄存器类型 range： 矢量范围，以[MSB：LSB]格式。只对reg类型有效 reg_name ：寄存器名称，一次可定义多个寄存器，用逗号分开