esTc 设计中 自顶向下的Top-down设计方法开始被广泛 采用。 电路与系统的 Top-down设计由功能级、行 为级描述开始;寄存器传输(RTL)级描 述为第一个中间结果;RTL级描述由逻辑 综合得到网表(Net-list)或电路图;由网 表在EDA工具帮助下自动生成现场可编程 门阵列(FPGA)/复杂可编程逻辑器件 (CPLD)或专用集成电路(ASIC)的版 图,完成设计。设计中心 • 自顶向下的Top-down设计方法开始被广泛 采用。 • 电路与系统的Top-down设计由功能级、行 为级描述开始；寄存器传输（RTL）级描 述为第一个中间结果；RTL级描述由逻辑 综合得到网表（Net-list）或电路图；由网 表在EDA工具帮助下自动生成现场可编程 门阵列（FPGA）/复杂可编程逻辑器件 （CPLD）或专用集成电路（ASIC）的版 图，完成设计