VHDL中的结构设计:元件使用 元件编号:元件名 port map(信号对应表) 元件使用语句要点: 对每一元件应该指定唯一的编号 元件名称应该与已经有的元件名称完全一致; 元件使用语句为并行语句,只能在结构体中使 用,不能在子程序中(函数、过程、进程)使 用VHDL中的结构设计：元件使用 元件编号：元件名 port map（信号对应表）； 元件使用语句要点： 对每一元件应该指定唯一的编号； 元件名称应该与已经有的元件名称完全一致； 元件使用语句为并行语句，只能在结构体中使 用，不能在子程序中（函数、过程、进程）使 用