EACEAN URI 通过调节R1的阻值,可以线性的改变AD的输入电平信号;当12脚短路时,AD的输入 信号即为DA的输出,形成一个内部的循环 信号名 DAC_CS DAC SCLK DAC SDIN ADC_CS ADC_SCLKADC_sDUT I0管脚 P11 6.系统的配置 FPGA的程序配置支持JTAG下载与板上 FLASH的自动下载,进行FPGA编程与调试时,多 采用JTAG方式配置程序,接口为P2,如下图 吕芦器p2 6 FPGA JTA6 具体的配置方法及步骤请参考实验案例 当需要板卡上电自动配置时,可采用 FLASH模式。板上集成了4Mbit的XCFO4S做为配置 芯片,采用 Master serial配置模式。FPGA的配置方法很多,请参考 XILINX公司的相关文 档,这里我们做具体描述。 JTAG配置与 Master serial配置的选择通过P1来选择,如下图: CONFIG MODE SETTING 321 20N■JTAG 3 2 ON MASTER SERIAL 同时,本板集成了PB13按键,在 Master seria1配置模式下,可以通过按下此按键来对 FPGA重新配置,即系统上电后,用户可以按下此按键,FGA重新把程序从XCF04S中读取到 上海星尘电子科技有限公司版权所有,2009www.seacean.comcn 地址:上海市光华路18号晶森商务大厦A座2层B-6邮编:201108电话:021-64426867---------------------------------------------------------------------------------------------------------------------------------------------------------- ©上海星尘电子科技有限公司版权所有, 2009 www.seacean.com.cn 地址：上海市光华路 18 号晶森商务大厦 A 座 2 层 B-6 邮编： 201108 电话：021-64426867 8 通过调节 VR1 的阻值，可以线性的改变 AD 的输入电平信号；当 12 脚短路时，AD 的输入 信号即为 DA 的输出，形成一个内部的循环。 信号名 DAC_CS DAC_SCLK DAC_SDIN ADC_CS ADC_SCLK ADC_SDOUT IO 管脚 P3 P4 P5 P8 P11 P9 6．系统的配置 FPGA 的程序配置支持 JTAG 下载与板上 FLASH 的自动下载，进行 FPGA 编程与调试时，多 采用 JTAG 方式配置程序，接口为 P2，如下图： 具体的配置方法及步骤请参考实验案例。 当需要板卡上电自动配置时，可采用 FLASH 模式。板上集成了 4Mbit 的 XCF04S 做为配置 芯片，采用 Master Serial 配置模式。FPGA 的配置方法很多，请参考 XILINX 公司的相关文 档，这里我们做具体描述。 JTAG 配置与 Master Serial 配置的选择通过 P1 来选择，如下图： 同时，本板集成了 PB13 按键，在 Master Serial 配置模式下，可以通过按下此按键来对 FPGA 重新配置，即系统上电后，用户可以按下此按键，FPGA 重新把程序从 XCF04S 中读取到