点击下载:电子科技大学:《VHDL语言与数字集成电路设计》第四章 数字集成电路的设计流程
正在加载图片...
数字集成电路的设计流程 电路参数提取:根据连线的具体长度和负 载程度,提取每一根连线的电阻/电容参数, 得到相应的时间延迟信息; 后仿真:将提取的连线参数代入到电路中, 在此基础上进行仿真,检测电路是否存在 逻辑或时序错误;电路参数提取:根据连线的具体长度和负 载程度,提取每一根连线的电阻/电容参数, 得到相应的时间延迟信息; 后仿真:将提取的连线参数代入到电路中, 在此基础上进行仿真,检测电路是否存在 逻辑或时序错误; 数字集成电路的设计流程
<<向上翻页
向下翻页>>
点击下载:电子科技大学:《VHDL语言与数字集成电路设计》第四章 数字集成电路的设计流程
©2008-现在 cucdc.com 高等教育资讯网 版权所有