第2章 TMS320C55x的硬件结构 2.1.1 C55x的CPU体系结构 C55x有1条32位的程序数据总线(PB),5条16位数据总 线 (BB、CB、DB、EB、FB)和1条24位的程序地址总线及5 条23位的数据地址总线，这些总线分别与CPU相连。总线通过 存储器接口单元(M)与外部程序总线和数据总线相连，实现 CPU对外部存储器的访问。这种并行的多总线结构，使CPU能 在一个CPU周期内完成1次32位程序代码读、3次16位数据读和 两次16位数据写。C55x根据功能的不同将CPU分为4个单元， 即指令缓冲单元(I)、程序流程单元(P)、地址流程单元( A)和数据计算单元(D) 2010年7月18日 TMS320C55xDSP原理及应用 7