码的实现方法也是利用移位寄存器和ⅹOR运算等方法实现。OⅤSF及扩频扰码也能很有效 的用FPGA实现。交织可以用FPGA内嵌 MEMORY实现。QPSK调制包括成形滤波,插值, NCO及乘法器及相加运算,这些非常适合用 Stratix/StratixII器件实现,并且 Altera还有现 成的IP核和参考设计。 基站接收部分。大该部分中,同样除靠近接收天线的部分外,都可以用FPGA实现。主要 包括解调、RAKE接收、路径搜索、多用户检测、合并及反交织、FEC解码和CRC校验。 解调包括NCO、成型滤波、抽取及乘法运算,这些非常适合用FPGA实现,而且我们有相 应的P核及参考设计。RAKE接收、路径搜索、多用户检测及合并包含了大量的相关运算 它最基本的运算也是相乘相加运算, Stratix/Stratixll内包含了大量的定制的乘法器及加减 累加器。反交织的实现和交织一样,可以用内嵌的存储器实现。FEC解码包括Ⅴ iterbl和 turbo 解码, Altera也有相应的IP核。CRC校验和发送部分的CRC产生实现方法一样。 基站构成部分。基站一般由RF板、信道板、控制板、交换板、接口板及时钟板组成。RF 板上除了完成传统的射频信号处理外,还包括数字中频部分(数字上变频DUC,数字下变频 DDC,数字预失真DPD,波峰因子消减CFR及其它逻辑);信道板是基站的核心部分,大 部分数字信号的处理都是在这块板上完成,如FEC,扩频调制解调等:交换板完成交换功 能:接口板完成与基站控制器的接口,如EI/T1接口或STM-1光接口 近来多个设备厂商为了进一步降低成本,越来越倾向于将射频部分主要是功放和射频模拟部 分外包,因此,在射频板与信道板之间就需要定义一些标准接口,目前有 OBSAI和CPRI, Altera的GX由于有内嵌的收发器,可以用来设计这些接口 基站控制器部分。它主要由线路板、交叉板及语音信号处理板构成。基站控制器和基站之间 可以采用光纤环路的方式连接,基站在该光纤环路上上下电路。线路板主要有成帧器、映射 器和物理接口,这些功能都可以用FPGA实现,并且我们有 SONET/SDH成帧器IP核及POS 物理IP核。交叉板上的控制逻辑可以由 CPLD/FPGA实现 FPGA与其它器件在3G系统应用中的比较 实现3G基础设施有FPGA,DSP,ASIC及ASSP几种方法,显然现阶段用ASIC实现最不 经济,这是由于3G标准还在发展中,开发商很难决定最终以哪个版本的标准开发,并且3G 政策还不明朗,这就决定了开发ASIC的风险比较高,而且开发ASIC的周期比较长。另外 它也不象2G那样,有许多ASSP器件可供设备厂商选择,因此ASIC和ASSP不是我们开 发3G时的优选器件。下面主要就FPGA和DSP实现方法进行比较。 3G有大量的信号处理算法,远远超过第2代移动通信,而DSP处理器的发展远远不能满足 这些高复杂的信号处理算法对处理器的要求,因为最先进的DSP处理器中它最多也就只有 几个专用乘法器,比我们最小的1s10器件所拥有的乘法器还要少。为了实现这些DSP功能 可以采用DSP处理器阵列的方法,即多个DSP处理器并行处理,但是它带来的设备的价格 将会显著增加。另一个实现方法就是用一个低档的DSP处理器加FPGA协处理器的方法 即那些运算量大的部分用rPGA实现(即:硬件电路),而将一些调度控制逻辑用低档DSP 处理器实现(软件方法),该方法能够以较低的价格实现同样性能的工作,这是因为Aera的 FPGA中有大量的专用乘法器及加减/累加器。BD∏是一个专门对DSP性能进行评估的公司,码的实现方法也是利用移位寄存器和 XOR 运算等方法实现。OVSF 及扩频扰码也能很有效 的用 FPGA 实现。交织可以用 FPGA 内嵌 MEMORY 实现。QPSK 调制包括成形滤波，插值， NCO 及乘法器及相加运算，这些非常适合用 Stratix/StratixII 器件实现，并且 Altera 还有现 成的 IP 核和参考设计。 基站接收部分。大该部分中，同样除靠近接收天线的部分外，都可以用 FPGA 实现。主要 包括解调、RAKE 接收、路径搜索、多用户检测、合并及反交织、FEC 解码和 CRC 校验。 解调包括 NCO、成型滤波、抽取及乘法运算，这些非常适合用 FPGA 实现，而且我们有相 应的 IP 核及参考设计。RAKE 接收、路径搜索、多用户检测及合并包含了大量的相关运算， 它最基本的运算也是相乘相加运算，Stratix/StratixII 内包含了大量的定制的乘法器及加减/ 累加器。反交织的实现和交织一样，可以用内嵌的存储器实现。FEC 解码包括 Viterbi 和 turbo 解码，Altera 也有相应的 IP 核。CRC 校验和发送部分的 CRC 产生实现方法一样。 基站构成部分。基站一般由 RF 板、信道板、控制板、交换板、接口板及时钟板组成。RF 板上除了完成传统的射频信号处理外，还包括数字中频部分(数字上变频 DUC，数字下变频 DDC，数字预失真 DPD，波峰因子消减 CFR 及其它逻辑)；信道板是基站的核心部分，大 部分数字信号的处理都是在这块板上完成，如 FEC，扩频调制解调等；交换板完成交换功 能；接口板完成与基站控制器的接口，如 E1/T1 接口或 STM-1 光接口。 近来多个设备厂商为了进一步降低成本，越来越倾向于将射频部分主要是功放和射频模拟部 分外包，因此，在射频板与信道板之间就需要定义一些标准接口，目前有 OBSAI 和 CPRI， Altera 的 GX 由于有内嵌的收发器，可以用来设计这些接口。 基站控制器部分。它主要由线路板、交叉板及语音信号处理板构成。基站控制器和基站之间 可以采用光纤环路的方式连接，基站在该光纤环路上上下电路。线路板主要有成帧器、映射 器和物理接口，这些功能都可以用 FPGA 实现，并且我们有 SONET/SDH 成帧器 IP 核及 POS 物理 IP 核。交叉板上的控制逻辑可以由 CPLD/FPGA 实现。 FPGA 与其它器件在 3G 系统应用中的比较 实现 3G 基础设施有 FPGA，DSP，ASIC 及 ASSP 几种方法，显然现阶段用 ASIC 实现最不 经济，这是由于 3G 标准还在发展中，开发商很难决定最终以哪个版本的标准开发，并且 3G 政策还不明朗，这就决定了开发 ASIC 的风险比较高，而且开发 ASIC 的周期比较长。另外 它也不象 2G 那样，有许多 ASSP 器件可供设备厂商选择，因此 ASIC 和 ASSP 不是我们开 发 3G 时的优选器件。下面主要就 FPGA 和 DSP 实现方法进行比较。 3G 有大量的信号处理算法，远远超过第 2 代移动通信，而 DSP 处理器的发展远远不能满足 这些高复杂的信号处理算法对处理器的要求，因为最先进的 DSP 处理器中它最多也就只有 几个专用乘法器，比我们最小的 1s10 器件所拥有的乘法器还要少。为了实现这些 DSP 功能， 可以采用 DSP 处理器阵列的方法，即多个 DSP 处理器并行处理，但是它带来的设备的价格 将会显著增加。另一个实现方法就是用一个低档的 DSP 处理器加 FPGA 协处理器的方法， 即那些运算量大的部分用 FPGA 实现(即：硬件电路)，而将一些调度控制逻辑用低档 DSP 处理器实现(软件方法)，该方法能够以较低的价格实现同样性能的工作，这是因为 Altera 的 FPGA中有大量的专用乘法器及加减/累加器。BDTI 是一个专门对DSP性能进行评估的公司