7.2VHDL语言的基本结构 72.3结构体说明 结构体名 可以由设计者自由命名,表示被设计电路芯片结构体的名称。 定义语句 用来对结构体内部所使用的信号、常数、数据类型和函数进行 定义 3.功能描述语句 功能描述语句具体地描述了结构体的行为及其连接的关系。以 全加器为例,其结构体为 ARChitEcture adder OF Full adder Is BEGIN Sum<=a Xor b Xor c carry<=(aand b)or (b And cor (a and c); END adder7.2 VHDL语言的基本结构 7.2.3 结构体说明 1．结构体名 可以由设计者自由命名，表示被设计电路芯片结构体的名称。 2．定义语句 用来对结构体内部所使用的信号、常数、数据类型和函数进行 定义。 3．功能描述语句 功能描述语句具体地描述了结构体的行为及其连接的关系。以 全加器为例，其结构体为 ARCHITECTURE adder OF Full_adder IS BEGIN Sum<=a XOR b XOR c； carry<=（a AND b）OR (b AND c)OR (a AND c)； END adder；