2测测爱测 ■中断优先权排队电路 可用硬件编码器和比较器组成的优先权 断 排队电路 基 到 本 A 优先权 中断 A编码组 输入 A>BA 原 比较器 去cPU B INTR B|优先权CPU 理 寄存器数据总线 优先权失效中 断 的 基 本 原 理 ❖硬件优先权排队电路 ▪ 中断优先权排队电路 可用硬件编码器和比较器组成的优先权 排队电路