(5)MOV AX, SEG B2 MOV DS. AX SL B2 MOV AX SEG B3 MOV ES.AX LEA DI. B3 MOV CX. 10 REPNE CMPSB JE Y MOV BX.-1 Y: LEA AX, [SI-1] LEA BX, [DI-1] 习题五 2. Pentium是32位微处理器,它的外部数据总线宽度是64位,最大寻址空间为2 4G存储单元,其内存位容量最大可达22×8位(32G位) 3.在片内 Cache的设置上, Pentium处理器采用的是将“指令 Cache”和“数据 Cache” 分别设置的哈佛结构,而80486采用的是统一的 Cache结构 8.80386 DX CPU的外部引脚信号共分四类:存储器O接口、中断接口、DMA接口 和协处理器接口:对于一个引脚信号,通常从四个方面对其进行描述,即引脚信号的名称 功能、传送方向及有效电平。如引脚信号 RESET,其名称为“ RESET”,功能为“系统复位”, 传送方向为“输入”,有效电平为“逻辑1”。 9.产生双字的数据传送,数据传送将通过数据线D31~D0进行。 10.将分别产生“读O数据”及“读存储器数据”的总线周期。 11.采用“非流水线总线周期”,不存在前一个总线周期的操作尚未完成即预先启动后 一个总线周期操作的现象,即不会产生前后两个总线周期的操作重叠(并行)运行的情况;而 采用“流水线总线周期”,则使后一个总线周期的寻址与前一个总线周期的数据传送相重叠 从而使前后两个总线周期的操作在一定程度上得以并行进行,这样可以在总体上改善总线的 性能 12.要插入等待状态Tw:需插入2个;时序波形图从略 13.A机的平均指令周期为25μs;每个指令周期含有5个总线周期:B机的平均指 令执行速度为06MIPS 习题六 15.IOR,IOW及EOP为双向引脚信号,其余均为单向引脚信号;其中,当IO R和IOW做为输出信号时,是由8237送往系统中的总线控制逻辑;当它们作为输入信号 时,是由总线控制逻辑送往8237;EOP作为输出信号时,可用做中断请求信号由8237发 给CPU或系统中的中断控制器(如8259A;当其作为输入信号时,则是由外部电路发给8237 MEMR和MEMW为单向输出信号,是由8237发往系统中的总线控制逻辑: READY为 单向输入信号,是由总线控制逻辑发给8237;HRQ为单向输出信号,是由8237发给CPU HLDA为单向输入信号,是由CPU发给8237,它是对HRQ的回答信号:DREQ是单向输L: …… (5) MOV AX, SEG B2 MOV DS, AX LEA SI, B2 MOV AX, SEG B3 MOV ES, AX LEA DI, B3 CLD MOV CX, 10 REPNE CMPSB JE Y MOV BX, -1 JMP L Y: LEA AX, ［SI-1］ LEA BX, ［DI-1］ L: …… 习题五 2. Pentium是 32 位微处理器，它的外部数据总线宽度是 64 位，最大寻址空间为 2 ３２ ＝ 4G存储单元，其内存位容量最大可达 2 ３２×8 位(32G位)。 3. 在片内 Cache 的设置上，Pentium 处理器采用的是将“指令 Cache”和“数据 Cache” 分别设置的哈佛结构，而 80486 采用的是统一的 Cache 结构。 8. 80386 DX CPU 的外部引脚信号共分四类： 存储器/IO 接口、中断接口、DMA 接口 和协处理器接口；对于一个引脚信号，通常从四个方面对其进行描述，即引脚信号的名称、 功能、传送方向及有效电平。如引脚信号 RESET，其名称为“RESET”，功能为“系统复位”， 传送方向为“输入”，有效电平为“逻辑 1”。 9. 产生双字的数据传送，数据传送将通过数据线 D３１～Ｄ０进行。 10. 将分别产生“读 I/O 数据”及“读存储器数据”的总线周期。 11. 采用“非流水线总线周期”，不存在前一个总线周期的操作尚未完成即预先启动后 一个总线周期操作的现象，即不会产生前后两个总线周期的操作重叠(并行)运行的情况；而 采用“流水线总线周期”，则使后一个总线周期的寻址与前一个总线周期的数据传送相重叠， 从而使前后两个总线周期的操作在一定程度上得以并行进行，这样可以在总体上改善总线的 性能。 12. 要插入等待状态 Tw；需插入 2 个；时序波形图从略。 13. A 机的平均指令周期为 2.5 μs；每个指令周期含有 5 个总线周期；B 机的平均指 令执行速度为 0.6 MIPS。 习题六 15. ＩＯＲ，ＩＯW 及 EＯP 为双向引脚信号，其余均为单向引脚信号；其中，当ＩＯ Ｒ和ＩＯＷ做为输出信号时，是由 8237 送往系统中的总线控制逻辑；当它们作为输入信号 时，是由总线控制逻辑送往 8237；ＥＯＰ作为输出信号时，可用做中断请求信号由 8237 发 给 CPU 或系统中的中断控制器(如 8259A)；当其作为输入信号时，则是由外部电路发给 8237； ＭＥＭＲ和ＭＥＭＷ为单向输出信号，是由 8237 发往系统中的总线控制逻辑；READY 为 单向输入信号，是由总线控制逻辑发给 8237；HRQ 为单向输出信号，是由 8237 发给 CPU； HLDA 为单向输入信号，是由 CPU 发给 8237，它是对 HRQ 的回答信号；DREQ 是单向输 7