cPLD的结构示意图 GCLKI GCLRn OEl OE2 vO V 宏单元 宏单元 v/O 控制块 1~16 17~32 脚 控制块 脚 区 宏单元 宏单元 vO 控 33~48 可编程连线区 4964 VO 制 脚 块2 控制块 脚◼ CPLD的结构示意图 宏单元 控 1~16 制 块 I/O 可 编 程 连 线 区 宏单元 控 33~48 制 块 I/O 宏单元 17~32 控 制 块 I/O 宏单元 49~64 控 制 块 I/O I/O 引 脚 I/O 引 脚 I/O 引 脚 I/O 引 脚 GCLK1 GCLRn OE1 OE2