2.锁定模式(LOCK mode):PLL使能 ●在锁定模式，时钟发生器输出时钟信号与输入信号保持 锁相状态。进入锁相状态过程：在旁路模式下，CLKMD 的PLL ENABLE=1→启动PLL→进入锁相序列：产生输出 频率，输出与输入锁相，进入锁定模式（之前都是旁路模式） ●输出CPU时钟频率（可是输入信号的分频或倍频）由下式确定： PLL MULT(0-31) 输出频率= X 输入频率 PLL DIV(0~3)+1 3.Idle模式 Idle Configuration_Register (ICR) 为了降低功耗，可以加载Ide配置，使DSP的时钟发生 器进入Ide模式； ●当时钟发生器处于Idle模式时，输出时钟停止（保持高 电平)，引脚被拉为高电平。 92.锁定模式(LOCK mode): PLL使能 ⚫在锁定模式,时钟发生器输出时钟信号与输入信号保持 锁相状态。进入锁相状态过程:在旁路模式下, CLKMD 的PLL ENABLE=1 →启动PLL→进入锁相序列: 产生输出 频率,输出与输入锁相,进入锁定模式(之前都是旁路模式)。 ⚫输出CPU时钟频率(可是输入信号的分频或倍频)由下式确定: 3. Idle模式 ⚫为了降低功耗,可以加载Idle配置,使DSP的时钟发生 器进入Idle模式; ⚫当时钟发生器处于Idle模式时,输出时钟停止(保持高 电平), 引脚被拉为高电平。 9 ( (0~31) P 0~3) PLL MUL LL DIV T 1  输出频率 + = 输入频率 Idle Configuration Register (ICR)