MIPS R3000指令流水线 Inst Fetch Reg. Read ALU /EA Memory Write Reg TLB|-Cache RF Operation WB E.A. TLb D-Cache 使用资源情况 TLB TLB I-cache RE WB ALU ALU D-Cache 在第一相进行写,在第二相进行读>消除了从WB段的旁路 北京大学计算机科学技术系 计算机系统结构教研室ñ¯M§¯æ*§cù ¯æù;‰étÐ@ 0,3650,3657qdï ,QVW)HWFK 'HFRGH 5HJ5HDG $/8($ 0HPRU\ :ULWH 5HJ 7/% ($7/% '&DFKH 7/% ,FDFKH 5) $/8$/8 7/% '&DFKH :% Süd™‰ ü￾Ô̯ m ü￾￾`̯ Ï !\8Z¢:%‰X•Ã ,&DFKH 5) 2SHUDWLRQ :%