点击下载:《数字逻辑设计及应用》第7章(7-4) 时序逻辑设计原理(四)
正在加载图片...
状态表设计(例一)P408 设计一个具有2个输入(A、B),1个输出(Z)的 时钟同步状态机,Z为1的条件是: 在前2个脉冲触发沿上,A的值相同 从上一次第1个条件为真起,B的值一直为1状态表设计(例一) 设计一个具有2个输入(A、B),1个输出(Z)的 时钟同步状态机,Z为1的条件是: 在前2个脉冲触发沿上,A的值相同 从上一次第1个条件为真起,B的值一直为1 P408
<<向上翻页
向下翻页>>
点击下载:《数字逻辑设计及应用》第7章(7-4) 时序逻辑设计原理(四)
©2008-现在 cucdc.com 高等教育资讯网 版权所有