41 4.1时序逻辑电路模型 时序电路：一个电路在任何时刻的稳定输出不仅与该时 刻电路的输入信号有关，而且与该电路过去的输入有关， 这样的电路称为"时序电路"。 时序电路由组合电路和存储（记忆）器件及反馈回 路三部分组成，见下图， 1日 x1.xm:时序电路的输入或外部输入； X 组合电路 Zm 31.乙m 时序电路的输出或外部输出； y1:时序电路的状态或内部输入； y Y Y.Y:时序电路的激励或内部输出： 存储器件4.1 时序逻辑电路模型 时序电路：一个电路在任何时刻的稳定输出不仅与该时 刻电路的输入信号有关，而且与该电路过去的输入有关， 这样的电路称为"时序电路" 。 时序电路由组合电路和存储(记忆)器件及反馈回 路三部分组成，见下图. x1 z1 组合电路 存储器件 xn … zm … … … yr y1 Y1 Yl x1 . xn：时序电路的输入或外部输入； z1 . zm：时序电路的输出或外部输出； y1.. yr：时序电路的状态或内部输入； Y1 . Yl：时序电路的激励或内部输出； 4.1