53访问外部程序、数据存储器的时序 53.1访问外部程序存储器时序 操作时序如图5.3所示,其操作过程如下 1)在SP2时刻产生AE信号 (2)由P0、P2口送出16位地址,由于P0口送出的低8位地址 只保持到SP2,所以要利用AE的下降沿信号将P0口送出的低8位 地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个 读指令的过程中都有效,因此不需要对其进行锁存。从S2P2起, ALE信号失效。 (3)从S2P开始,开始有效,对外部程序存储器进行读操 作,将选中的单元中的指令代码从P0口读入,SP2时刻,失效。 (4)从SP2后开始第二次读入,过程与第一次相似。5.3 访问外部程序、数据存储器的时序 5.3.1 访问外部程序存储器时序 操作时序如图5.3所示，其操作过程如下。 （1）在S1 P2时刻产生ALE信号。 （2）由P0、P2口送出16位地址，由于P0口送出的低8位地址 只保持到S2 P2，所以要利用ALE的下降沿信号将P0口送出的低8位 地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个 读指令的过程中都有效，因此不需要对其进行锁存。从S2 P2起， ALE信号失效。 （3）从S3 P1开始，开始有效，对外部程序存储器进行读操 作，将选中的单元中的指令代码从P0口读入，S4 P2时刻，失效。 （4）从S4 P2后开始第二次读入，过程与第一次相似