FPGA I 抽取控 抽取藤冲 AD_CLK 制模块 触发控 比较 制模块 整形 触发藤冲 AD_CLK ↑AD_CLK Vin 信号调理 ADC 接口 机 FIFO_WR FIFO FIFO_RD LED 航发使脱 AD_CLK KEY1 接 KEY2 低通滤波器 DAC FF/00 DFF ◇ Rx/Tx KEY3 KEY4 AD_CLK DCM 晶振 50MHz 1- 图1通过DAC模块获取内部UART信号 (可以设计：按下开发板的ky3按键可以切换TxRx数据，选择输入到DAC的UART信 号) 2.示波器中设置协议信号触发和解码 将DAC输出的协议信号连接到示波器中，在示波器中设置协议触发和解码，实现对 UART协议信号的获取。 示波器中关于协议触发和解码的操作，详见示波器的用户数据手册 “SDS1000X-E&sDSl000X-U UserManual..pdf”。 33 低通滤波器 DAC FF/00 DFF DCM 晶振 50MHz 控 制 接 Vo 口 KEY1 KEY2 KEY3 KEY4 LED FPGA 信号调理 ADC Vin FIFO FIFO_DATA FIFO_WR FIFO_RD AD_CLK DA_CLK AD_CLK AD_DATA 触发控 比较 制模块 整形 比较电平 AD_CLK FIFO_W R FIFO_R D 预触发深度 触发使能 触发使能 AD_CLK 通讯 接口 上位 机 触发脉冲 抽取控 AD_CLK 制模块 抽取比例参数 抽取脉冲 Rx/Tx 图 1 通过 DAC 模块获取内部 UART 信号 （可以设计：按下开发板的 key3 按键可以切换 Tx/Rx 数据，选择输入到 DAC 的 UART 信 号） 2. 示波器中设置协议信号触发和解码 将 DAC 输出的协议信号连接到示波器中，在示波器中设置协议触发和解码，实现对 UART 协议信号的获取。 示 波 器 中 关 于 协 议 触 发 和 解 码 的 操 作 ， 详 见 示 波 器 的 用 户 数 据 手 册 “SDS1000X-E&SDS1000X-U_UserManual.pdf