系统数据总线(D-D0 CPU、IO总线控制逻辑 CPU内部总线 指令寄存器 累加器暂存寄存器 通用寄存器 标 (8位) 指令译码器 志 地址寄存器 寄 操作控制部件在 ALU 16位) 地址缓冲器 系统控制总线 十进制调整 系统地址总线 Figure1传统微处理器功能结构 15-410ALU CPU、IO总线控制逻辑 指令寄存器 指令译码器 操作控制部件 累加器 暂存寄存器 通用寄存器 （8位） 地址寄存器 （16位） 地址缓冲器 十进制调整 标 志 寄 存 器 系统控制总线 系统数据总线（D7 -D0 ) 系统地址总线 (A15-A0 ) CPU内部总线 Figure 1 传统微处理器功能结构 图 西 华 师 范 大 学 计 算 机 学 院