第6章主存储器 双译码存储器电路 Al 址 0 0.63 XI 8忙上计做 码 X63 64X64=4096 A4 器 63,0 D 输入输出日1o电路 缓冲 Yo Y1 Y63 控制电路 Y地址译码器 地址输入缓冲器 R/W CS A7 A8 A9 A10 All燕山大学电气工程学院自动化教研室 第 6 章 主存储器 双译码存储器电路