VHDL数据类型 (4)标准逻辑型( Std logic) 定义位置:在IEEE库的std_ logic_1164程序包中进行定义 使用这类数据信号,必须包含下面两条声明语句: Library IEEE Use IEEE std logic 1164. all（4）标准逻辑型（Std_Logic ） 定义位置：在IEEE库的std_logic_1164程序包中进行定义 VHDL数据类型 使用这类数据信号，必须包含下面两条声明语句： Library IEEE; Use IEEE.std_logic_1164.all;