CPU 1/0 CPU I/O 主存储器 主存储器 (a)CPU写 Cache (b)I/O写主存 Cache与主存不一致的两种情况 Cache的更新算法 (1)写直达法,又称写通过法,wT( Write-through) CPU在执行写操作时,把数据同时写入 Cache和主存。 (2)写回法,又称为抵触修改法,WB( Write-Back) CPU的数据只写入 Cache,不写入主存 仅当替换时,才把修改过的 Cache块写回到主存。 写回法与写直达法的优缺点比较 (1)可靠性,写直达法优于写回法。 (2)与主存的通信量,写回法少于写直达法 例如:写操作占总访存次数的20%, Cache的命中率为99%,每块为4个 字。当 Cache发生块替换时,有30%块需要写回到主存,其余的块因为没有被 修改过而不必写回主存 则对于写直达法,写主存次数占总访存次数的20% 而对于写回法,(1-99%×30%×4=1.2% 因此,与主存的通信量,写回法要必写直达法少10多倍 (3)控制的复杂性,写直达法比写回法简单。 (4)硬件实现的代价,写回法要比写直达法好。 写 Cache的两种方法 (1)不按写分配法:在写 Cache不命中时,只把所要写的字写入主存。 (2)按写分配法:在写 Cache不命中时,还把一个块从主存读入 Cache 目前,在写回法中采用按写分配法,在写直达法中采用不按写分配法。 3.3.6 Cache的预取算法 预取算法有如下几种: 1、按需取。在出现 Cache不命中时,把一个块取到 Cache中来。 2、恒预取。无论 Cache是否命中,都把紧接着的下一块取到 Cache中。 3、不命中预取。当 Cache不命中,把本块和下一块取到 Cache中 主要考虑因素:命中率的提高和 Cache与主存之间通信量的增加 从模拟实验的结果看: 采用恒预取能使 Cache的不命中率降低75~85%,3—3 CPU I/O CPU I/O Cache X’ Cache X 主存储器 X 主存储器 X’ (a) CPU 写 Cache (b) I/O 写主存 Cache 与主存不一致的两种情况 • Cache 的更新算法 (1) 写直达法，又称写通过法，WT（Write-through） CPU 在执行写操作时，把数据同时写入 Cache 和主存。 (2) 写回法，又称为抵触修改法，WB（Write-Back） CPU 的数据只写入 Cache，不写入主存。 仅当替换时，才把修改过的 Cache 块写回到主存。 • 写回法与写直达法的优缺点比较： (1) 可靠性，写直达法优于写回法。 (2) 与主存的通信量，写回法少于写直达法。 例如：写操作占总访存次数的 20％，Cache 的命中率为 99％，每块为 4 个 字。当 Cache 发生块替换时，有 30％块需要写回到主存，其余的块因为没有被 修改过而不必写回主存。 则对于写直达法，写主存次数占总访存次数的 20％ 而对于写回法，(1－99％)×30％×4＝1.2％。 因此，与主存的通信量，写回法要必写直达法少 10 多倍。 (3) 控制的复杂性，写直达法比写回法简单。 (4) 硬件实现的代价，写回法要比写直达法好。 • 写 Cache 的两种方法： (1) 不按写分配法：在写 Cache 不命中时，只把所要写的字写入主存。 (2) 按写分配法：在写 Cache 不命中时，还把一个块从主存读入 Cache。 目前，在写回法中采用按写分配法，在写直达法中采用不按写分配法。 3.3.6 Cache 的预取算法 • 预取算法有如下几种： 1、按需取。在出现 Cache 不命中时，把一个块取到 Cache 中来。 2、恒预取。无论 Cache 是否命中，都把紧接着的下一块取到 Cache 中。 3、不命中预取。当 Cache 不命中，把本块和下一块取到 Cache 中。 • 主要考虑因素：命中率的提高和 Cache 与主存之间通信量的增加 从模拟实验的结果看： 采用恒预取能使 Cache 的不命中率降低 75～85％