课程内容(三) 逻辑综合的介绍 简介 设计对象 静态时序分析(STA) - design analyzer环境 可综合的HDL编码风格 可综合的 Verilog HDL veri| log HDL中的一些窍门 Designware库 综合划分 实验(1)课程内容(三) • 逻辑综合的介绍 – 简介 – 设计对象 – 静态时序分析 (STA) – design analyzer环境 – 可综合的HDL编码风格 • 可综合的Verilog HDL – Verilog HDL中的一些窍门 – Designware库 – 综合划分 • 实验 (1)