第3页 四、(本题18分) 图4所示稳压电路,A为理想运放。 (1)为保证电路正常稳压功能,确定集成运放A输入端a和b的极性。 (2)说明电阻R的作用及晶体管T的作用。 (3)确定输出电压Uo的可调范围 RL 太Uz=3V 3KQ 五、(本题24分) 已知逻辑函数:F=ABCD+ABCD+ACD,约束条件:A(B+C)=0 F2(A,BCD)=∑m(0,1,2,4,56,12)+∑d(3,8,10,11,14) (1)用最少的与非门实现F1,并画逻辑图; (2)用最少的或非门实现F2,并画逻辑图 (3)用PLA实现F1F2,并画F1F2的PLA阵列图。 六、(本题16分) 写出图6中所示门电路的逻辑表达式及真值表 TTL TTL B-。b&Y1 ●vDD B C C 图四、（本题 18 分） 图 4 所示稳压电路，A 为理想运放。 （1） 为保证电路正常稳压功能，确定集成运放 A 输入端 a 和 b 的极性。 （2） 说明电阻 R 的作用及晶体管 T1 的作用。 （3） 确定输出电压 UO 的可调范围。 图 4 五、（本题 24 分） 已知逻辑函数：F1=ABCD+ABCD +ACD，约束条件：A(B+C) = 0 F2(A,B,C,D) = ∑m(0,1,2,4,5,6,12) +∑d(3,8,10,11,14) （1） 用最少的与非门实现 F1，并画逻辑图； （2） 用最少的或非门实现 F2，并画逻辑图； （3） 用 PLA 实现 F1、F2，并画 F1、F2的 PLA 阵列图。 六、（本题 16 分） 写出图 6 中所示门电路的逻辑表达式及真值表。 图 6 第 3 页 ¯¯ ¯ ¯ ¯ ¯ ¯ ¯ ¯ A + UI - + UO U - Z =3V T1 T2 T3 R RL T1 9KΩ 3KΩ a b 1 EN & & 1 EN =1 A B C A B C Y1 Y2 1 1 A TG Y3 C & Y4 A VDD B C 1 RL TTL TTL