HDL综合工具: Synplify 综合工具将HDL程序转换为EDA工具可以识别的形式,对应 为具体的电路结构形式;在采用PLD进行设计时,综合工具 可以将设计映射到具体的CPLD或FPGA器件上,对应得到与 器件相关的技术实现方式; 不同的综合工具对HDL的综合能力不同,对HDL标准综合的 程度也不同;采用不同器件时,会得到不同的综合效果; 综合结杲可以给出电路实现的具体方式以及电路的时间延迟 信息,是对程序设计的重要评价方式 Synplify基本设计流程 打开程序一建立约束一建立文件一运行程序一结果分析 例:全加器的综合( Synplify Pro7.6) 点击图标、打开程序 建立约束和选项 点击Impl0 ption按钮,打开约束和选项窗口HDL 综合工具：Synplify 综合工具将 HDL 程序转换为 EDA 工具可以识别的形式，对应 为具体的电路结构形式；在采用 PLD 进行设计时，综合工具 可以将设计映射到具体的 CPLD 或 FPGA 器件上，对应得到与 器件相关的技术实现方式； 不同的综合工具对 HDL 的综合能力不同，对 HDL 标准综合的 程度也不同；采用不同器件时，会得到不同的综合效果； 综合结果可以给出电路实现的具体方式以及电路的时间延迟 信息，是对程序设计的重要评价方式。 Synplify 基本设计流程 打开程序—建立约束—建立文件—运行程序—结果分析 例：全加器的综合（Synplify Pro 7.6） 点击图标、打开程序 建立约束和选项 点击 Impl Option 按钮，打开约束和选项窗口；