本章内容 9.1面向对象分析综述 9.2用例建模 9.3创建领域模型 9.4绘制系统顺序图 9.5创建系统操作契约

本章内容 7.1系统功能结构图 7.2变换映射 7.3事务映射 7.4优化系统功能结构图 7.5设计后处理 7.6详细设计 7.7界面设计 7.8HIPO简介 7. 99 Jackson简介

本章讲述 Verilog HDL中的结构建模方式。结构建模方式用以下三种实例语句描述: Gate实例语句 UDP实例语句 Module实例语句

第7章数据流模型化 本章讲述 Verilog HDL语言中连续赋值的特征。连续赋值用于数据流行为建模:相反,过 程赋值用于(下章的主题)顺序行为建模。组合逻辑电路的行为最好使用连续赋值语句建模

第5章门电平模型化 本章讲述 Verilog HDL为门级电路建模的能力,包括可以使用的内置基本门和如何使用它 们来进行硬件描述

第2章HDL指南 本章提供HDL语言的速成指南

本章介绍 Verilog HDL语言的发展历史和它的主要能力

本章介绍了如何编写测试验证程序(test bench)测试验证程序用于测试和验证设计的正 确性。Verilog HDL提供强有力的结构来说明测试验证程序

第四章谐振、互感及三相交流电路 本章主要内容: 1、谐振电路分析; 2、互感耦和电路分析; 3、对称正弦三相电路分析; 4、不对称三相电路概念; 5、三相电路的功率及测量方法

第三章正弦交流电路 本章主要内容 1.正弦量相量 2.有效值 3.正弦电路元件 4.基尔霍夫定律相量形式 5.无源一端口网络阻抗导纳 6.交流电路功率 7.复杂正弦交流电路计算