数字电路习题答案(第三章) 3.22解 Y=S, SoAB+SSo(A+ B)+S,So(AeB)+SSoA 化简得:Y=SS0AB+SSAB+SS0A+SS0AB+SS0AB+SS0A 令:A2=S;,A=S0,A=A;则:D0=0,D=B,D2=B,D3=,D4=B,D3=B,D6=1,D2=0, 解: 加法器只做加法,相减用补码运算(相加减的为两个正数)。设被减数为C=CC2CC,减数为D DDDD,相减时D取补码,补码=反码+1。 CI输入M,M=0时,D取原码和C相加;M=1时,D取反码,再加上CI=1正好为补码,和C相 加即可。S为和。 当M=0时C0为进位;当M=1时C0的反为符号位。 所以,有, 输入端:A3=C,A2=C2,A1=C1,A=C0,CI=M B3= MD,+MD,, B2=MD2+ MD,, B,= MD,+ MD,, Bo= MDo+MDo 输出端:Y=Y3Y2Y1Yo 进位输出或者符号位:Z=M⊕CO (电路图略) 3.24解: 余三码减去3为8421码:减去3可以通过补码相加来实现, (一3)补=(-3)反+1=1101,将1101放在另一个输入端。 输入:A1A2A1A0=X3X2x1X0(余三码) B3B2B1B6=1101 (电路图略) CI=0 输出:SS2SS0=Y3Y2Y1Y0 3.25解: 1)两个BCD码相加,最大为18,超过9后应产生进位,但芯片在15以内不产生进位,超过15产生 进位,但和不足逢十进一,所以必须加以修正 2)两个BCD码相加必须由三部分构成:一部分进行相加;第二部分产生修正控制信号;第三部分完 成加6修正 3)第一、三部分由两片全加器完成,由第二部分产生判别信号,当有进位输出时或者和数在10~15 的情况下产生控制信号F: F=CO+S3S2SSo+SS2S,So+SSSSo+S3S2SSo +S,S2S,So+S3S2sso =CO+S,S2+S,S, 进位 被加数)一A:0 A (1) (2) 加数B352数字电路 习题答案 （第三章） 6 3.22 解： 令： ， ， ；则： ， ， ， ， ， ， ， ， 化简得： 0 1 1 0 ( ) ( ) 2 1 1 0 0 0 1 2 3 4 5 6 7 1 0 0 1 0 1 0 1 0 1 0 1 1 0 0 1 0 1 0 1 = = = = = = = = = = = = + + + + + = + + + ⊕ + A S A S A A D D B D B D D B D B D D Y S S AB S S AB S S A S S AB S S AB S S A Y S S AB S S A B S S A B S S A 3.23 解： 加法器只做加法，相减用补码运算（相加减的为两个正数）。设被减数为 C=C3C2C1C0,减数为 D＝ D3D2D1D0，相减时 D 取补码，补码＝反码＋1。 CI 输入 M，M＝0 时，D 取原码和 C 相加；M＝1 时，D 取反码，再加上 CI＝1 正好为补码，和 C 相 加即可。S 为和。 当 M＝0 时 C0 为进位；当 M＝1 时 C0 的反为符号位。 所以，有， 输入端：A3＝C3，A2＝C2 ，A1＝C1 ，A0＝C0，CI＝M B3 = MD3 + MD3，B2 = MD2 + MD2，B1 = MD1 + MD1 ，B0 = MD0 + MD0 输出端：Y＝Y3Y2Y1Y0 进位输出或者符号位：Z = M ⊕ CO （电路图略） 3.24 解： 余三码减去 3 为 8421 码：减去 3 可以通过补码相加来实现， （－3）补＝（－3）反＋1＝1101，将 1101 放在另一个输入端。 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0 S S S S Y Y Y Y CI 0 1101 = = = 输出： ＝ 输入： （余三码） B B B B A A A A X X X X （电路图略） 3.25 解： 1） 两个 BCD 码相加，最大为 18，超过 9 后应产生进位，但芯片在 15 以内不产生进位，超过 15 产生 进位，但和不足逢十进一，所以必须加以修正 2） 两个 BCD 码相加必须由三部分构成：一部分进行相加；第二部分产生修正控制信号；第三部分完 成加 6 修正 3） 第一、三部分由两片全加器完成，由第二部分产生判别信号，当有进位输出时或者和数在 10～15 的情况下产生控制信号 F： 3 2 3 1 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0 CO S S S S F CO S S S S S S S S S S S S S S S S S S S S S S S S = + + = + + + + + +