454 智能系统学报 第6卷 3异构容错 电路并应用，当3个异构电路有1个出错时，系统即 对故障电路进行屏蔽，待修复成功后再重新投入运 由于EHW采用了进化算法而具有适应环境的 行9].这样EHW可以很好地实现系统故障的修复， 特性，所以它本身固有容错功能，而基于PLA的染 对于受太空辐射影响的空间电子系统具有很广阔的 色体编码长度可调，这为基于异构电路的容错提供 应用前景。 了条件.以4位二进制码转换为格雷码的转换电路 4 为例进行外部进化试验，利用第2节中设计的程序 结束语 进行染色体解码并生成TL级文件。 文章对可进化硬件从染色体编码到进化实现进 a.5 行了研究，提出了基于PLA的染色体编码方法.试 0ut4-0 验证明此种编码可用于多输人多输出电路的生成， a 同时应用并行进化思想，通过染色体分解，在20次 的进化试验中平均速度提高了32.25%.通过改变 染色体长度可以控制电路的复杂度和进化代数，同 11t3-0 时可以用于进化功能相同的异构电路进而保证进化 out3 成功率.实验表明，通过异构电路的进化可以避开硬 件故障区，进而完成容错，这为受空间辐射影响而产 生的硬件永久性故障修复，提供了一种新的思路. 0112~0 out2 文章提出的方法仍需要后续深入的研究.首先 对二进制编码进行改进，防止存储和计算资源随演 out 化电路规模增长而指数性增长，进一步减少染色体 图5最简进化结果 的长度与初始种群数量，从而提高进化速度.其次， Fig.5 The simplest evolution result 对时序电路的生成进行研究，完善电路的进化功能。 再次，对染色体分解和组合的策略进行深入的研究， a5 0ut2-3 out2-4 最后，构建硬件电路，进行内仿真，进一步分析进化 in4 ●out2 out4-0 性能以及确定进化中的各种参数设定对系统进化的 ●out4 影响 out2-0 参考文献： out3-0 a4 ●out3 [1]王友仁，姚睿，朱开阳，等.仿生硬件理论与技术的研究 out2 现状与发展趋势分析[J].中国科学基金，2004,18(5)： in. 273-277. 出错部分 WANG Youren,YAO Rui,ZHU Kaiyang,et al.The pres- ent state and future trends in bio-inspired hardware research ●out [J].Bulletin of National Science Foundation of China, 2004,18(5):273-277. 图6图5所示电路的异构进化结果 [2]XIN Y,HUGICHI T.Promises and challenges of evolvable Fig.6 The different evolution results of the circuit hardware[J].IEEE Transactions on Systems,Man,and shown in Fig.5 Cybernetics-Part C:Applications and Reviews,1999,29 当染色体的长度满足进化最简电路的条件时， (1):8797. 其进化的结果如图5所示.假设图5中al和2输 [3]TORRESEN J.A divide-and-conquer approach to evolvable 出后的或门出现故障，因图5为最简电路，故此时增 hardware[C]//Proceedings of the Second International Con- 加染色体长度，继续进化得到非最简的异构电路如 ference on Evolvable Systems:From Biology to Hardware 图6所示.可以看出，异构电路的布局布线绕开了出 (ICES'98).London,UK:Springer-Verlag,1998:57-65. [4]KALGANOVA T.Bidirectional incremental evolution in ex- 错部分，保证了电路正常工作.如果结合TMR(t- trinsic evolvable hardware[C]//Proceedings of the Second ple-module redundancy)利用进化算法进化出3个能 NASA/DOD Workshop on Evolvable Hard-ware (EH'00). 够实现需求功能的电路，然后每进化成功一个电路， Washington,DC,USA:IEEE Computer Society,2000:65- 进行一次非相似度评价，保留3个非相似度最大的 74