点击下载:清华大学:数字逻辑_同步时序电路2
正在加载图片...
电位触发器时序图 时序图( Timing Diagram) E D 尖峰被屏蔽 当E=1时,Q=D。E=0时,屏蔽外部输入。 问题:E=1时,D的变化全部反应的Q端!不好用电位触发器时序图 ◼ 时序图(Timing Diagram) E D Q 尖峰被屏蔽 当E=1时,Q=D。E=0时,屏蔽外部输入。 问题:E=1时,D的变化全部反应的Q端!不好用! Q=?
<<向上翻页
向下翻页>>
点击下载:清华大学:数字逻辑_同步时序电路2
©2008-现在 cucdc.com 高等教育资讯网 版权所有