图5.2480MSps下ADC动态特性FFT仿真结果... 84 图5.25100MSps下ADC动态特性FFT仿真结果 84 图5.26采样保持电路版图.87 图5.27运放输入管版图........ .88 图5.28第1/2级MDAC布局. .89 图5.29采样电容和保持电容的布局... 89 图5.30芯片布局.… 90 图6.1ADC测试方案示意图.. 93 图6.2 信号输入示意 .94 图6.3模数转换器测试PCB板照片 95 图6.4未滴胶时芯片的绑定照片 .95 图6.5测试平台照片 96 图6.6输入信号为8MHz时的FFT结果 ..97 图6.7输入信号为39.5MHz时的FFT结果 ..97 图6.8DNL测试结果 ..98 图6.9NL测试结果… .98 图6.10SFDR与SNR在不同输入信号频率下的变化 98 图6.11ENOB在不同输入信号频率下的变化99 图6.12SFDR与SNR在不同采样频率下的变化 .100 图6.13ENOB在不同采样频率下的变化.100 图6.14 SINAD随共模输入电压的变化.. .100 图6.15芯片照片 … .101 图6.16本论文设计的ADC与国际研究水平的对比 ..102 图6.17采样保持电路与第一级MDAC运放共享结构示意图 .104 图6.18全运放共享的11bit流水线ADC结构示意图 .104 图6.19满摆幅下各级输出结果 .105 图6.20ADC建立特性仿真结果 .105 图6.2111 bitADC动态特性仿真结果 ..106 图6.22改进的11 bit ADC版图... .106 ivi 图 5.24 80MSps 下 ADC 动态特性 FFT 仿真结果 ................................84 图 5.25 100 MSps 下 ADC 动态特性 FFT 仿真结果 .............................84 图 5.26 采样保持电路版图 ...................................................................87 图 5.27 运放输入管版图.......................................................................88 图 5.28 第 1/2 级 MDAC 布局 ..............................................................89 图 5.29 采样电容和保持电容的布局.....................................................89 图 5.30 芯片布局 .................................................................................90 图 6.1 ADC 测试方案示意图 ................................................................93 图 6.2 信号输入示意 ............................................................................94 图 6.3 模数转换器测试 PCB 板照片.....................................................95 图 6.4 未滴胶时芯片的绑定照片 ..........................................................95 图 6.5 测试平台照片 ............................................................................96 图 6.6 输入信号为 8MHz 时的 FFT 结果 ..............................................97 图 6.7 输入信号为 39.5MHz 时的 FFT 结果 .........................................97 图 6.8 DNL 测试结果 ...........................................................................98 图 6.9 INL 测试结果.............................................................................98 图 6.10 SFDR 与 SNR 在不同输入信号频率下的变化..........................98 图 6.11 ENOB 在不同输入信号频率下的变化.......................................99 图 6.12 SFDR 与 SNR 在不同采样频率下的变化...............................100 图 6.13 ENOB 在不同采样频率下的变化 ...........................................100 图 6.14 SINAD 随共模输入电压的变化 ..............................................100 图 6.15 芯片照片 ...............................................................................101 图 6.16 本论文设计的 ADC 与国际研究水平的对比 ...........................102 图 6.17 采样保持电路与第一级 MDAC 运放共享结构示意图..............104 图 6.18 全运放共享的 11bit 流水线 ADC 结构示意图 .........................104 图 6.19 满摆幅下各级输出结果..........................................................105 图 6.20 ADC 建立特性仿真结果.........................................................105 图 6.21 11bitADC 动态特性仿真结果 .................................................106 图 6.22 改进的 11bit ADC 版图 ..........................................................106