方式0—一低电平输出(GATE信号上升沿继续计 数) CLK 「「「1「「L「L「L「L「L WR ni NOUT 5 4 3 2 GATE 54 3210 OUT WR OUT 98 4 3 2 图9-38253的方式0时序波形方式0——低电平输出（GATE信号上升沿继续计 数） ① ② ③ n=5 n=9 n=5 5 4 3 2 1 0 5 4 3 2 1 0 n=4 9 8 4 3 2 1 0 WR GATE OUT WR OUT CLK WR OUT 图9-3 8253的方式0时序波形