分数分频频率综合器中噪声折叠问题的研究与电路设计 输出相位噪声被恶化，达不到数字电视信号接收机对本振信号的噪声要求。因此 解决电路非线性问题引起的噪声折叠(Noise-.Folding)现象具有十分重要的意义。 另外，分数分频锁相环不可避免的产生了分数杂散(Fractional Spur)),这对 输出信号的频谱程度也会产生一定的恶化。现在有许多很好的解决噪声折叠现象 的技术，如增加额外的静态电流来使PFD工作在线性区，但是它在有效解决噪 声折叠现象的同时恶化了系统参考杂散(Reference Spur)特性，加入采样环路滤 波器(Sampled Loop Filter)的技术虽然避免恶化参考杂散特性，但是又带来了时 钟馈通(Clock Feedthrough)和电荷注入(Charge Injection)的问题。因此，如何在 解决了噪声折叠问题的同时，又获得良好的Spu「特性和避免带来其他问题也是 本文研究的重点。 1.2论文主要贡献 本论文主要针对∑△分数分频频率综合器中的电路非线性及杂散性能展开工 作。消除了噪声折叠问题，提高了带内噪声性能，从而提高了输出噪声的性能， 并且避免了参考杂散性能的恶化。在电路设计和版图设计的过程中都进行了充分 的考虑，以获得较好的杂散性能。本文提出的技术和方法能够显著地降低锁相环 带内噪声特性，能够获得低相位噪声，低积分均方根(s)相位误差、良好杂散 (Spu)性能的高性能分数分频频率综合器。本论文的主要贡献有： )分析了杂散的产生机制，分别针对参考杂散和分数杂散提出了优化方法，在 电路和版图上进行了相应的设计。 2)根据∑△分数分频锁相环的噪声模型，分析了Σ△调制器的量化噪声到输出 相位噪声的转换，确定了Σ△调制器的量化噪声对输出噪声的贡献。 3)分析了∑△分数分频锁相环的非线性特性，提出了在非线性存在的情况下相 位噪声的模型。 4)提出了一种新型的线性鉴频鉴相器结构，消除了电路的非线性特性，降低了 带内的噪声，提高了输出相位噪声特性。 设计并测试了一款用于多标准数字电视标准的760MHz~1860MHz的分数 分频频率综合器芯片，采用上述技术，获得了良好的测试性能。 1.3论文的研究内容和组织结构 本论文主要分析了分数分频频率综合器中由于环路非线性引起的噪声折叠 问题，通过对噪声折叠机制的理论分析得到能够指导电路设计的结果。介绍了提 出的线性PFD以及分频器链的电路设计。论文个部分内容安排如下： 第二章“锁相环性频率综合器概述”主要阐述了锁相环性频率综合器的原 理，然后分析了频率综合器的几个重要参数，分析了这些参数的影响并且给出了 2分数分频频率综合器中噪声折叠问题的研究与电路设计 2 输出相位噪声被恶化，达不到数字电视信号接收机对本振信号的噪声要求。因此 解决电路非线性问题引起的噪声折叠(Noise-Folding)现象具有十分重要的意义。 另外，分数分频锁相环不可避免的产生了分数杂散(Fractional Spur)，这对 输出信号的频谱程度也会产生一定的恶化。现在有许多很好的解决噪声折叠现象 的技术，如增加额外的静态电流来使 PFD 工作在线性区，但是它在有效解决噪 声折叠现象的同时恶化了系统参考杂散(Reference Spur)特性，加入采样环路滤 波器(Sampled Loop Filter)的技术虽然避免恶化参考杂散特性，但是又带来了时 钟馈通(Clock Feedthrough)和电荷注入(Charge Injection)的问题。因此，如何在 解决了噪声折叠问题的同时，又获得良好的 Spur 特性和避免带来其他问题也是 本文研究的重点。 1.2 论文主要贡献 本论文主要针对ΣΔ分数分频频率综合器中的电路非线性及杂散性能展开工 作。消除了噪声折叠问题，提高了带内噪声性能，从而提高了输出噪声的性能， 并且避免了参考杂散性能的恶化。在电路设计和版图设计的过程中都进行了充分 的考虑，以获得较好的杂散性能。本文提出的技术和方法能够显著地降低锁相环 带内噪声特性，能够获得低相位噪声，低积分均方根(rms)相位误差、良好杂散 (Spur)性能的高性能分数分频频率综合器。本论文的主要贡献有： 1) 分析了杂散的产生机制，分别针对参考杂散和分数杂散提出了优化方法，在 电路和版图上进行了相应的设计。 2) 根据 ΣΔ 分数分频锁相环的噪声模型，分析了 ΣΔ 调制器的量化噪声到输出 相位噪声的转换，确定了 ΣΔ 调制器的量化噪声对输出噪声的贡献。 3) 分析了 ΣΔ 分数分频锁相环的非线性特性，提出了在非线性存在的情况下相 位噪声的模型。 4) 提出了一种新型的线性鉴频鉴相器结构，消除了电路的非线性特性，降低了 带内的噪声，提高了输出相位噪声特性。 设计并测试了一款用于多标准数字电视标准的 760 MHz~1860 MHz 的分数 分频频率综合器芯片，采用上述技术，获得了良好的测试性能。 1.3 论文的研究内容和组织结构 本论文主要分析了分数分频频率综合器中由于环路非线性引起的噪声折叠 问题，通过对噪声折叠机制的理论分析得到能够指导电路设计的结果。介绍了提 出的线性 PFD 以及分频器链的电路设计。论文个部分内容安排如下： 第二章 “锁相环性频率综合器概述”主要阐述了锁相环性频率综合器的原 理，然后分析了频率综合器的几个重要参数，分析了这些参数的影响并且给出了