esTc 设计中 VHDL构造体的描述方式 ·行为( Behaviora)描述方式」 Input 行为描述 Output ·寄存器传输(RTL)或数据流 (Data-Fow)描述方式 Input Output ·结构化( Structura)描述方式 多层次的设计 直接用门电路单元搭建 X a u 半加器 half adder 半加器 sum cIn half adder 或门 cout or gate设计中心 VHDL 构造体的描述方式 • 行为（ Behavioral）描述方式 • 寄存器传输（RTL）或数据流 （Data-Flow）描述方式 • 结构化（Structural）描述方式 多层次的设计 直接用门电路单元搭建 u1 半加器 half_adder u2 半加器 half_adder u3或门 or_gate x y cin a b sum cout c