第七章8086时序三 在没有插入等待时钟周期Tw的情况下,总线周期 由4个时钟周期组成,即图中T1、T2、T3、T4 在T期间CPU把存储器或外设的地址放到总线上, 这些地址信息由ALE控制锁存到地址锁存器中,以 便使总线上可以传送数据信息。 T2期间分时复用的地址数据总线处于高阻态,以 便为读入或写出数据作准备。 在T3和T期间,读或写的数据出现在总线上,以使 完成读或写的操作。第七章 8086时序 • 在没有插入等待时钟周期TW的情况下，总线周期 由4个时钟周期组成，即图中T1、T2、T3、T4 • 在T1期间CPU把存储器或外设的地址放到总线上， 这些地址信息由ALE控制锁存到地址锁存器中，以 便使总线上可以传送数据信息。 • T2期间分时复用的地址/数据总线处于高阻态，以 便为读入或写出数据作准备。 • 在T3和T4期间，读或写的数据出现在总线上，以使 完成读或写的操作