点击下载:合肥工业大学:《EDA技术与应用》精品课程教学资源(PPT课件讲稿)第5章 VHDL基本语句(二)基本单元电路表达
正在加载图片...
不完整的条件语句的电路图 IF a1> b1 THEN 1<=1; ELS∥Fa1<b1THEN 1<=0 END∥F; orocessr-1不完整的 条件语句 的电路图 IF a1 > b1 THEN q1 <= '1'; ELSIF a1 < b1 THEN q1 <= '0'; END IF;
<<向上翻页
向下翻页>>
点击下载:合肥工业大学:《EDA技术与应用》精品课程教学资源(PPT课件讲稿)第5章 VHDL基本语句(二)基本单元电路表达
©2008-现在 cucdc.com 高等教育资讯网 版权所有