(1)真值表 设A、B、C三个人,表决同意用1表示,不同意时用0表示 Y为表决结果,提案通过用1表示,通不过用0表示 同时还应考虑A具有否决权 0 000 C0101010 Y000001 (2)用图624所示的卡诺图进行化简,得 Y=AC+AB 变换成与非表达式 6.24)(3)画逻辑图,如图 6.2.5所示 2.多输出组合逻辑电路的设计 [例6.2.4]设计一个将余3码变换为8421BCD码的组合逻辑电路。 解:设计步骤 (1)真值表 输入:余3码,用A3、A2、A1和A0表示, 输出:842BCD码,用Y3、Y2、Y1和Y0表示 余3码有六个状态不用,不会出现,作任意项处理 (2)卡诺图化简。见教材中图6.2.6 应画四张卡诺图分别求出Y3、Y2、Y1和Y0的最简输出逻辑函数。 含有最小项的方格填1,没有最小项的方格填0,任意项的方格填 由卡诺图可写出Yo、Y1、Y2和Y3的最简逻辑函数