y=ABC+ABC+ABc+AB己 (AE十AB)C+(AB+A)2 (A出B)C+AE区 可用异或门和同或门实现,电路如图6.2.3所示。 归纳总结:1各步骤间不一定每步都要,如: 省略化简(本已经成为最简) 由表达式直接概述功能,不一定列真值表。 2不是每个电路均可用简炼的文字来描述其功能。如Y=AB+CD 6.2.2组合逻辑电路的设计方法 、基本设计方法 设计:设计要求→逻辑图 步骤(与分析相反) 1.分析设计要求→列真值表 根据题意设输入变量和输出函数并逻辑赋值,确定它们相互间的关系 然后将输入变量以自然二进制数顺序的各种取值组合排列,列出真值表 2.根据真值表→写出输出逻辑函数表达式 3.对输出逻辑函数进行化简 代数法或卡诺图法 4.根据最简输岀逻辑函数式→画逻辑图 最简与一或表达式、与非表达式、或非表达式、与或非表达式、其它表达式 二、设计举例 1.单输出组合逻辑电路的设计 [例6.2.3]设计一个A、B、C三人表决电路。当表决某个提案时,多数人同意, 提案通过,同时A具有否决权。用与非门实现。 解:设计步骤