第32卷第4期 微电子学 Vol.32,94 2002年8月 Microelectronics Aug.2002 文章编号：1004-3365(2002)04-0261-04 深亚微米数字集成电路的自动化设计方法学 胡静珍，唐长文，闵昊 (复旦大学专用集成电路和系统国家重点实验室，上海200433) 摘要：介绍了基于标准单元库的数字集成电路设计流程和方法学。数字集成电路设计流程从行 为级的HDL描述开始，依次进行系统行为级仿真，行为级综合，RTL仿真，逻辑综合，综合后仿真， 自动化布局布线，版图后仿真等步骤。讨论了如何把物理设计环境和逻辑设计环境联系起来，以解 决物理设计和逻辑设计相脱节的问题。 关键词：数字集成电路；逻辑综合：静态时序分析(STA);布局布线 中图分类号：TN431.2 文献标识码：A An Automatic Design Methodology for Deep Submicron Digital IC's HU Jing-zhen,TANG Zhang-wen,MIN Hao (State Key Laboratory of ASIC System,Fudan Univ..Shanghai 200433.P.R.China) Abstract:The digital IC design flow and methodology based on standard-cell library is presented.The digital IC design flow begins with behavioral HDL descriptions,followed by system behavioral simulation,behavioral synthesis.RTL simulation,logic synthesis,post-synthesis simulation,auto planning and routing,post-layout simulation.Finally,the interrelation between physical design and logic design is dealt with. Key words:Digital IC;Logic synthesis:Static timing analysis (STA);Place and route EEACC:1265 之间的联系与信息交换，更进一步提高了逻辑综合 1 引言 时对版图的考虑。设计复用技术、验证技术、行为综 合和逻辑综合、设计预算技术、模块编译技术、布局 随着半导体工艺的不断发展，集成电路设计已 布线自动化、版图提取和分析等技术的应用，大大提 经到了深亚微米的时代。在同一面积上，晶体管数目 高了设计人员的设计能力，缩短了设计周期。 迅猛增加，传统的芯片设计方法已几乎不再适用。硬 件描述语言的应用，如VHDL、Verilog,取代了手画 2深亚微米数字集成电路设计流程 电路图，提高了设计效率，并且提高了设计复用。技 术更改指令ECO](Engineering ChangeOrders)技 大型的基于标准单元库的数字集成电路设计流 术的发展更进一步提高了设计复用。形式验证 程如图1所示，其流程大体如下： (Formal Verification)代替动态仿真，不仅提高了 1.功能与规格要求： 验证速度，更重要的是它摆脱了工艺的约束和仿真 2.行为级代码设计，仿真测试平台的准备及 测试平台(test bench)的不完全性，更全面地检查了 DFT存储器的BIST插入： 电路的功能。从行为级开始逻辑综合，大大提高了设 3.系统行为级的功能验证； 计者的设计灵活性，使设计者进一步脱离了工艺与 4.进行行为级综合，生成RTL级网表： 物理的限制。Design budget3]方法学的发展使设计 5.RTL级仿真： 者在较少的时间内得到了较好的QOR,并且提供了 6.进行初级综合： 更好的环境约束。模块编译器简化和自动化了 7.用Design Budgeter进行设计约束的分配： data-path设计，帮助设计者解决复杂且没有规则的 8.逻辑综合与测试扫描插入： data-path设计难题。自动布局布线[提高了版图生 9.综合后时序功能验证： 成的效率，减少了过多的人工干预所带来的不确定 I0.版图前静态时序分析(Static Timing Ana 性。版图提取和分析[6们加强了逻辑设计与物理设计 lysis); 收稿日期：2001-08-02：定稿日期：2001-09-23收稿日期!"##$%#&%#"’ 定稿日期!"##$%#(%") 文章编号!$##*%))+,-"##".#*%#"+$%#* 深亚微米数字集成电路的自动化设计方法学 胡静珍/唐长文/闵 昊 -复旦大学 专用集成电路和系统国家重点实验室/上海 "##*)). 摘 要! 介绍了基于标准单元库的数字集成电路设计流程和方法学0数字集成电路设计流程从行 为级的 123描述开始/依次进行系统行为级仿真/行为级综合/453仿真/逻辑综合/综合后仿真/ 自动化布局布线/版图后仿真等步骤0讨论了如何把物理设计环境和逻辑设计环境联系起来/以解 决物理设计和逻辑设计相脱节的问题0 关键词! 数字集成电路’逻辑综合’静态时序分析-657.’布局布线 中图分类号! 58*)$9" 文献标识码! 7 :;:<=>?@=ABCDEAF;GD=H>I>J>FKL>MCDDNO<P?ABM>;CAFA=@JQRSE 1T UVWX%YZ[W/578\]Z^WX%_[W/‘a8 1^b -cdedfgfhiejkledklhkmncopqchrdfs/tuvewxwyz9/c{ew|{ey"##*))/}9~9p{ywe. :PE=M@B=! 5Z[!VXV"^#a$![%VXW&#b_ ^W!’["Zb!b#bX()^%[!bW%"^W!^*!%+[###V)*^*(V%,*[%[W"[!95Z[!VXV"^# a$ ![%VXW&#b_ )[XVW%_V"Z)[Z^-Vb*^#123 ![%+*V,"VbW%/&b##b_[!)(%(%"[’ )[Z^-Vb*^#%V’.#^"VbW/)[Z^-Vb*^# %(W"Z[%V%/453 %V’.#^"VbW/#bXV+%(W"Z[%V%/,b%"%%(W"Z[%V%%V’.#^"VbW/^."b,#^WWVWX^W!*b."VWX/,b%"%#^(b." %V’.#^"VbW9/VW^##(/"Z[VW"[**[#^"VbW)["_[[W,Z(%V+^#![%VXW^W!#bXV+![%VXWV%![^#"_V"Z9 0DK1>MIE! 2VXV"^#a$’3bXV+%(W"Z[%V%’6"^"V+"V’VWX^W^#(%V%-657.’2#^+[^W!*b."[ 33:RR! $"+, $ 引 言 随着半导体工艺的不断发展/集成电路设计已 经到了深亚微米的时代0在同一面积上/晶体管数目 迅猛增加/传统的芯片设计方法已几乎不再适用0硬 件描述语言的应用/如 412354[*V#bX/取代了手画 电路图/提高了设计效率/并且提高了设计复用0技 术更改指令 6$78$9 -6WXVW[[*VWX$Z^WX[7*![*%.技 术 的 发 展 更 进 一 步 提 高 了 设 计 复 用0形 式 验 证 -/b*’^#4[*V&V+^"VbW.8"9代替动态仿真/不仅提高了 验证速度/更重要的是它摆脱了工艺的约束和仿真 测试平台-"[%")[W+Z.的不完全性/更全面地检查了 电路的功能0从行为级开始逻辑综合/大大提高了设 计者的设计灵活性/使设计者进一步脱离了工艺与 物理的限制02[%VXW).!X[" 8)9方法学的发展使设计 者在较少的时间内得到了较好的 :74/并且提供了 更 好的环境约束0模块编译器8*9简化和自动化了 !^"^%,^"Z设计/帮助设计者解决复杂且没有规则的 !^"^%,^"Z设计难题0自动布局布线8,9提高了版图生 成的效率/减少了过多的人工干预所带来的不确定 性0版图提取和分析8+9加强了逻辑设计与物理设计 之间的联系与信息交换/更进一步提高了逻辑综合 时对版图的考虑0设计复用技术5验证技术5行为综 合和逻辑综合5设计预算技术5模块编译技术5布局 布线自动化5版图提取和分析等技术的应用/大大提 高了设计人员的设计能力/缩短了设计周期0 " 深亚微米数字集成电路设计流程 大型的基于标准单元库的数字集成电路设计流 程如图 $所示/其流程大体如下! $9功能与规格要求’ "9行为级代码设计/仿真测试平台的准备及 2/5存储器的 ;a65插入’ )9系统行为级的功能验证’ *9进行行为级综合/生成 453级网表’ ,9453级仿真’ +9进行初级综合’ <9用 2[%VXW;.!X["[*进行设计约束的分配’ &9逻辑综合与测试扫描插入’ (9综合后时序功能验证’ $#9版图前静态时序分析-6"^"V+5V’VWX7W^% #(%V%.’ 第 )"卷第 *期 "##"年 &月 微 电 子 学 =>?@ABCB?D@AE>?F 4b#9)"/G * 7.X HHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHHH 9"##