●●● ●●●● ●●●●● 讨论题3 ●●●● ●● ●●●● 如图是一个时钟信号线的分布示意图,为了避免局部 时钟信号ck1、ck2、ck3之间有偏移,要求从时钟信号源 到ck1、ck2、ck3的延迟时间近似相等。 1)写出时钟信号源到ck1、ck2、ck3的RC延迟的表达式, 2)若R1=R2=R4=R5=R,C1=C2=c3=c4=C5=c,R3应该多大? R4 R R Clock driver Model讨论题3 如图是一个时钟信号线的分布示意图，为了避免局部 时钟信号ck1、ck2、ck3之间有偏移，要求从时钟信号源 到ck1、ck2、ck3的延 时间 似相等 迟时间近似相等。 1) 写出时钟信号源到ck1、ck2、ck3的RC延迟的表达式， 2) 若R1=R2=R4=R5=R, C1=C2=C3=C4=C5=C，R3应该多大？ R R2 4 C ck 1 Clock d i R R R 1 2 5 C C C 5 4 2 ck 2 driver C C1 3 Model as ck3 R3 Model as