当前位置:高等教育资讯网  >  中国高校课件下载中心  >  大学文库  >  浏览文档

北京大学:《集成电路原理与设计 Principle of Integrated Circuits》课程电子教案(数字集成电路原理与设计)课堂讨论2

资源类别:文库,文档格式:PDF,文档页数:6,文件大小:178.16KB,团购合买
点击下载完整版文档(PDF)

数字集成电路原理 课堂讨论2 ●●●● 2

数字集成电路原理 课堂讨论 2

●●● ●●●● ●●●●● 讨论题1 ●●●● ●● ●●●● ●●0 1、如图所示,M1和M2两管串联,VB<VG-VT<VA, 1)若都是NMOS,它们各工作在什么状态? 2)若都是PMOS,它们各工作在什么状态? MI 3)证明两管串联的等效导电因子是 Keff=K1K2/(K1+K2)。 4)如果改变ⅥA和VB,两管工作状态可能都为线性区吗? 可能都为饱和区吗?如果两管阈值电压不等 可以求出Kef吗?

讨论题1 1、如图所示,M1和M2两管串联, VB < VG - VT < VA, 1) 若都是NMOS,它们各工作在什么状态? 2) 若都是PMOS 它们各工作在什么状态? M1 VA 2) 若都是PMOS,它们各工作在什么状态? 3) 证明两管串联的等效导电因子是 M1 M2 VG Keff = K1 K2 / (K1 + K2)。 4)如果改变VA和VB,两管工作状态可能都为线性区吗? VB )如果改变 和 ,两管 作状态可能都为线性区吗 可能都为饱和区吗?如果两管阈值电压不等, 可以求出K ff e 吗?

●●● ●●●● ●●●●● ●●●● 讨论题2 ●● ●●●● ●●0 分析NPN和PNP晶体管的工作状态(截止、放大 饱和),计算其集电极电流C,NPN晶体管参数如 下:β=100,VBE(on)=0.7V,VCES=0.2V;PNP晶体 管的参数如下:β=80,VBE(on)=-0.7V,VCES 0.2V;考虑以下3种电阻值情况: a)RB=5 kQ2, RC=1 kQ2 b)RB=50 kQ, RC=0.5 kQ; RB Ro c)RB=10k,RC=2509。 RORO d)RB和RC阻值可以任意取吗?

讨论题2 分析NPN和PNP晶体管的工作状态 晶体管的工作状态(截止、放大、 饱和),计算其集电极电流IC, NPN晶体管参数如 下:β=100 VBE( ) 0 7V VCES 0 2V PNP 100, VBE(on)=0.7V, VCES=0.2V; PNP晶体 管的参数如下:β=80, VBE(on)=–0.7V, VCES=– 0 2V. ; 考虑以下 3种电阻值情况: a) RB=5 kΩ, RC=1 kΩ; 5V 5V b) RB=50 kΩ, RC=0.5 kΩ; c) RB=10 kΩ, RC=250 Ω。 RB RC RB RC c) RB 10 kΩ, RC 250 Ω。 d) RB和RC阻值可以任意取吗?

●●● ●●●● ●●●●● 讨论题3 ●●●● ●● ●●●● 如图是一个时钟信号线的分布示意图,为了避免局部 时钟信号ck1、ck2、ck3之间有偏移,要求从时钟信号源 到ck1、ck2、ck3的延迟时间近似相等。 1)写出时钟信号源到ck1、ck2、ck3的RC延迟的表达式, 2)若R1=R2=R4=R5=R,C1=C2=c3=c4=C5=c,R3应该多大? R4 R R Clock driver Model

讨论题3 如图是一个时钟信号线的分布示意图,为了避免局部 时钟信号ck1、ck2、ck3之间有偏移,要求从时钟信号源 到ck1、ck2、ck3的延 时间 似相等 迟时间近似相等。 1) 写出时钟信号源到ck1、ck2、ck3的RC延迟的表达式, 2) 若R1=R2=R4=R5=R, C1=C2=C3=C4=C5=C,R3应该多大? R R2 4 C ck 1 Clock d i R R R 1 2 5 C C C 5 4 2 ck 2 driver C C1 3 Model as ck3 R3 Model as

●●● ●●●● 讨论题4-6 ●●●●● ●●●● ●● ●●●● ●●0 4、如果把CMOS反相器中的NMOS和PMOS 颠倒连接,电路能否工作。 5、如果用2个增强型PM0S构成反相器,电路 如何连接。 6、分析耗尽型负载NMOS反相器的直流电压传输 特性和阶跃输入下的输出上升、下降时间

讨论题4-6 4、如果把CMOS 反相器中的NMOS 和PMOS 颠倒连接,电路能否工作。 5、如果用2个增强型PMOS构成反相器,电路 如何连接。 6、分析耗尽型负载NMOS反相器的直流电压传输 特性和阶跃输入下的输出上升、下降时间

●●● ●●●● ●●●●● 讨论题7 ●●●● ●● ●●●● ●●0 ●如果根据瞬态特性设计,使Vit=2.1V, 应如何调整器件尺寸满足噪声容限要求? ●如果根据瞬态特性设计,使vit=2.9V, 应如何调整器件尺寸满足噪声容限要求?

讨论题7 z 如果根据瞬态特性设计,使Vit=2.1V, 应如何调整器件尺寸满足噪声容限要求? z 如果根据瞬态特性设计 如果根据瞬态特性设计,使Vit=2.9V Vit=2.9V, 应如何调整器件尺寸满足噪声容限要求?

点击下载完整版文档(PDF)VIP每日下载上限内不扣除下载券和下载次数;
按次数下载不扣除下载券;
24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
已到末页,全文结束
相关文档

关于我们|帮助中心|下载说明|相关软件|意见反馈|联系我们

Copyright © 2008-现在 cucdc.com 高等教育资讯网 版权所有